Запоминающее устройство

Н С.1 3г БРЕТЕНИ ЕТЕПЬСТВУ 21) 3369432 22) 22.12.8 46) 23.04.8 72) В. К, К 71) Минский ут53) 681.327 Бюл. Р нопелько радиотехн 5 еский ин рвоо ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ Н АВТОРСКОМУ СВ(56) 1. Патент США Р 3568153,кл, С 11 С 29/00, опублик. 1972.2. Валкер В. К., Сандберг С. Е.и Блок С. И. Надежность ЗУ для космиЧеСких применений со схемой коррекции одиночной ошибки и стерто"ти, -Ъкспресс-информация (серия; вычислительная техника)", 1980, Р 5, с. 511 (прототип) .(54)(57) ЗАПОМИНИОЩЕЕ УСТРОЙСТВО,содержащее накопитель, одни информационные входы которого подключенык выходам шифратора, выходы накопителя подключены к одним входам первого блока коррекции ошибок и к входам первого блока вычисления синдрома, выход которого подключен к первому входу второго блока вычислениясиндрома, к первому входу блока контроля и к первому входу регистра, второй вход которого подключен к адресному входу накопителя и являетсяадресным входом устройства, другиевходы первого блока коррекции ошибокподключены к выходам первого дешифраторавходы которого подключены,к выходам второго блока вычисления1синдрома, второй вход второго блокавычисления синдрома подключен к первому входу регистра и к входу второго цешифратора, выход которого подключен к первому входу второго блока коррекции ошибок, второй вход второго блока коррекции ошибок подключен к выходу первого блока коррекции ошибок, а выход второго блока коррекции ошибок является информационным входом устройства, третий вход и второй выход регистра подключены соответственно к первому выходу и второму входу блока контроля, второй выход которого является управляющим выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элементы И, элемент ИЛЙ, элемент НЕ, триггер и коммутатор, вСЭ Д первый вход которого является инфор.мационным входом устройства, второйо вход коммутатора подключен к выходу первого блока коррекции ошибок, вы- С ход коммутатора подключен к второму информационному входу накопителя и Я к входу шифратора, третий вход ком-.мутатора подключен к третьему выходу :блока контроля, к входу элемента НЕ и к первым входам первого и второго элементов И, выходы которых подключе"ны к входам элемента ИЛИ, выход элемента ИЛИ подключен к четвертому входу регистра, четвертый выход блока контроля подключенк вторым входам первого и второго элементоввыход элемента НЕ подключен к пе му входу триггера, выход которог подключен к третьему. входу второго элемента И, второй вход триггера является соответствующим управляющим входом устройства.1014042 60 65 Изобретение относится к вычисли=тельной технике и может быть использовано при создании систем памятиповышенной надежности.Известны запоминающие устройствасо словарной органиэацией, которыесодержат накопитель, схемы логикиобращения и коррекции однократныхотказов в слове Г 1.Недостатком этих устройств является низкая и недостаточная для многих применений надежность из-за кор"рекции только однокрагных ошибокэ словах накопителя,Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее вход"ные шины данных, блок кодирования,соединенный выходами с вторыми входами накопителя, выходными шинамисоединенного с входами блока вычисле Ония синдрома и с первыми входамивторого блока коррекции ошибок, выходы блока вычисления синдрома соединены с первыми входами блока получения второго признака, первымивходами блока определения ошибоки первыми входами регистра храненияпризнаков, вторыми входами соединенного с шиной адреса и третьими. входами накопителя, третий вход регистра хранения признака соединен с первым выходом блока определения ошибок,первый и второй выходы регистра хранения признака соединены соответственно с вторым входом блока определения ошибки и вторым входом блока получения второго признака, а такжевходом первого блока декодированияпризнаков, выход блока получения второго признака соединен с входом вто"рого блока декодирования признаков, 40выходы первого и второго блоков декодирования признаков соединены со"ответственно с вторыми входами первого и второго блоков коррекции ошибок, первые входы первого блока коррекции ошибок соединены с выходамивторого блока коррекции ошибок, выходы первого блока коррекции ошибоки третий выход блока определения.ошибок является соответственно выходами данных и выходом прерывания,второй выход блока определения ошибок и четвертый вход регистра хранения признаков. Такое устройство позволяет производить коррекцию одиночной ошибки (отказа элемента памятиили его сбоя) и стертости (известнойошибки элемента памяти при считывании (декодировании)2 1. Однако это устройство не позволяет производить коррекцию последующе" го отказа или сбоя элемента памяти в слове после появления первого сбоя элемента памяти и второго отказа или сбоя элемента памяти. Целью изобретения является повышение надежности устройства, Поставленная цель достигаетсятем, что в запоминающее устройство,содержащее накопитель, одни информационные входы которого подключенык выходам шифратора, выходы накопителя подключены к одним входам первого блока коррекции ошибок и квходам первого блока вычисления синдрома, выход которого подключен кпервому входу второго блока вычисле"ния синдрома, к первому входу блокаконтроля и к первому входу регистра,второй вход которого подключен к адресному входу накопителя и являетсяадресным входом устройства, другиевходы первого блока коррекции ошибок подключены к выходам первого дешифратора, входы которого подключенык выходам второго блока вычислениясиндрома, второй вход второго блока вычисления синдрома подключен к первому выходу регистра и к входу второго дешифратора, выход которогоподключен к первому входу второго блока коррекции ошибок, второй вхоД второго блока коррекции ошибок подключен к выходу первого блока коррекции ошибок, а выход второго бло-ка коррекции ошибок является информационным входом устройства, третий вход и.второй выход регистра подключены соответственно к первому выходу и к второму входу блока контроля,второй выход которого является управляющим выходом устройства, введены элементы И, элемент ИЛИ, элементНЕ, триггер и коммутатор, первыйвход которого является информационным входом устройства, второй входкоммутатора подключен к выходу первого блока коррекции ошибок, выходкоммутатора подключен к второму информационному входу накопителя ик входу шифратора, третий вход коммутатора подключен к третьему выходу блока контроля, к входу элементаНЕ и к первым входам первого и второго элементов И, выходы которыхподКлючены к входам элемента ИЛИ.выход элемента ИЛИ подключен к четвертому входу регистра, четвертыйвыход блока контроля подключен квторым входам первого и второго элементов И, выход элемента НЕ годключен к первому входу триггера, выходкоторого подключен к третьему входу второго элемента И, второй входтриггера является соответствующимуправляющим входом устройства. ф Введенные элементы и связи позволяютпроизводить коррекцию последу-.ющего отказа или сбоя элемента памяти в слове после появления первого сбоя элемента памяти и второгоотказа или сбоя элемента памятипри том же числе избыточных разрядов,На фиг. 1 изображена блок-схемазапоминающего устройства; на фиг. 2 -блок-схема блока контроля.Устройство содержит накопитель 1с входами 2 и 3, коммутатор 4, шифратор 5, выходы 6 накопителя, блок 7вычисления синдрома, блок 8 коррекции ошибок, входы 9 блока 10 вычис.ления синдрома, блок 11 контроля,регистр 12, адресные входы 13, вход14 регистра 12, выход 15 блока 11контроля, элемент И 16, элемент И 17,элемент ЙЕ 18, триггер 19, управляющий вход 20, выход 21 триггера,. выход 22 блока 11 контроля, элементИЛИ 23, вход 24 регистра, выходы25 и 26 регистра, дешифратор 27,выход 28 блока 10, дешифратор 29,выход 30 дешифратора 27, выход 31дешифратора 29, блок 32 коррекцииошибок, Выходы 33 блока 8 коррекцииошибок, информационные входы 34, информационные выходы 35 и управляющийвыход 36.Блок 11 контроля содержит элементИЛИ 37, элементы И 38-40 и последовательно соединенные сумматоры 41по модулю два.Единичный сигнал на выходе элемента ИЛИ 37 говорит о наличии ошибки в считываемом слове, т,е. о том,что синдром 5 не равен нулю (5 у 0).Единичный сигнал на выходе 22 блокауказывает на то, что в слове произошла ошибка кратности один (с=1)при 5 ь 0, Синдром 540 и нулевой сигнал на выходе 22 указывает на появление ошибки кратности два (с=2)Единичный сигнал ;а выходе элементаИ 39 разрешает выдачу хранимогопризнака в регистре 12 на выход 26при опросе слова, содержащего двойную ошибку (с=2), и с хранимым синдромом первой ошибки в регистре 12(т.е. единичным сигналом на входе 25),Единичный сигнал на выходе элементаИ 40 указывает на опрос слова, содержащего единичную ошибку при пустом регистре 12Шифратор 5 состоит из сумматоровпо модулю два и формирует проверочные символы согласно кодирующей матрице удлиненного кода Хемминга скодовым расстоянием дПервый 8 и второй 32 блоки коррекции ошибок состоят из корректирующих сумматоров по модулю два, производящих исправление сигналов вошибочных разрядах слова,Дешифраторы 27 и 29 определяютпо поступающим на их входы синдромам, в каком разряде произошла ошибка,Блок 10 вычисления синдрома состоит из суьыаторов по модулю два длякаждого разряда синдрома, поступа 20 25 30 35 40 45 50 55 60 рома с нечетным весом с выхода 9, В результате на выходе элемента ИЛИ 23 появится единичный сигнал, который 65 51 О15 ющего на его входы, и реализует опе- рацию суммирования хранимого в регистре 12 синдрома о единичной ошибке с синдромом о двойной ошибке, поступающим с выхода 9 блока 7.Входы 9, 13, 24 и. 14 регистра 12, предназначенного для хранения признаков, служат соответственно для ввода данных, адресации, разрешения записи и разрешения считывания данных на выход 26. Выход 25 регистра 12 служит для вывода информации о ненулевом содержании регистра по опрашиваемому адресу в блок 11.устройство работает следующим об" разом. При записи входные информационные данные со входов 34 помещаются через коммутатор 4 в накопитель 1 и одновременно подаются в шифратор 5, который формирует значения проверочных разрядов удлиненного кода Хемминга.с кодовым расстоянием д = 4, Вычисленные символы проверочных разрядов помещаются в накопитель вместе со значениями информационных разрядов. При чтении выходные данные с выходов 6 подаются на блок 7 вычисления синдрома и одновременно на входыблока 8 коррекции ошибок. При нали,чии ошибки ее признак (синдром) вырабатывается на выходах 9 блоком 7. При первоначальном появлении ошибкивычисленный синдром не равен нулюи имеет нечетный вес, о чем свидетельствует единичный сигнал на выходе22 блока 11. Кроме того, с регистра12 снимается нулевой сигнал на первом выходе 25, а блок 11 контролявырабатывает на выход 14 нулевойсигнал, который запрещает выдачупризнака из регистра 12, Тем самымна выход 28 блока 10 вычисления синдрома поступает без изменения вычисленный блоком 7 синдром, который дешифрируясь дешифратором 29, про -изводит исправление в блоке 8 коррекции первой появившейся ошибкиИсправленные информационные символыпоступают непосредственно на вторыевходы 33 коммутатора 4 и через блок32 коррекции без изменения на выход35 устройства. Одновременно на входкоммутатора 4, на входы элементаИ 16, на установочный вход триггера19 через элемент НЕ 18 поступаютединичные сигналы с выходов 15 и 22блока 11 контроля ошибки, появляющейся только в случае нулевого сигнала на выходе 25 регистра 12 и синд" разрешит запись признака синдрома с выхода 9 в регистр 12, и, кроме того, будет происходить перезаписьскорректированной информации в накопитель 1 и установленные на выходе 21 триггера 19 единичного сигнала. Затем производится контрольное считывание хранимой информации в накопителе пс тому же адресу и вычисление синдрома в блоке 7. При этом, если синдром не равен нулю, то на четвертом выходе 22 блока 11 контроля появится единичный сигнал, а на выходе 15 - нулевой сигнал, так как 10 регистр 12 не пуст, указывающие, что произошел отказ элемента памяти в опрашиваемом слове. В результате элементы И 16 и 17 будут закрыты, и на,выходе 24 элемента ИЛИ 23 уста новится нулевой сигнал, который оставит без изменения хранимый признак в регистре 12. В том случае, если синдром равен нулю, то на выходах 22 и 15 блока 11 контроля появятся нулевые сигналы, указывающие, что в опрашиваемом слове произошел сбой элемента памяти. Поскольку на выходе 21 триггера 19 присутствует единичный сигнал, то на выходе элемента И 17 установится единичный сигнал, который, проходя через элемент ИЛИ 23, разрешит запись нулевого синдрома в регистре 12 (установит в нулевое состояние ячейки регистра). Таким. образом, в регистре 12 хранится только признак (синдром) об отказавшем элементе памяти в опрашива, емом слове.Если в процессе последующих циклов распознается не нулевой признак З 5 четного веса (причем в этом случае безразлично, отказ это или сбой элемента памяти), то это интерпретируется как условие появления двойной ошибки. Если регистр 12 выдает на 40 выход 25 единичный .сигнал, то блок 11 контроля выдает на выход 15 нулевой сигнал, а на выход 14 - единичный сигнал. Тем самым триггер 19 останет" ся в прежнем состоянии (нулевом со стоянии), записи вычисленного синдро- ма в регистр 12, перезаписи считываемого слова и стирания хранимого признака не происходит, Одновременно при поступлении единичного сигнала с выхода 14 блока 11 регистр 12 выдает на выход 26 признак первоначального отказа. Этот признак, дешифрируясь дешифратором 27, производит коррекцию сигнала, считываемого с отказавшего элемента памяти. Второй (последующий во времеви) отказ или сбой в другом элементе памяти опрашиваемого слова корректируется в блоке 8 сигналом с дешифратора 29, Признак (синдром), поступающий в дешиф ратор 29, вычисляется блоком 10, где происходит сложение по модулю два хранимого признака в регистре 12 с признаком двойной ошибки, вычисленной в блоке 7. Если в процессе работы устРойствапоявится одновременно двойная ошибка, то,на выходе 36 прерывания появится сигнал .указывающий на это.Сигнал на входе 20 управления сбрасывает и триггер 19 в нулевое состояние при каждом обращении к устрой -ству,Таким образом, предлагаемое устройство выполняет те же функции,что и известное, но более эффективно с точки зрения числа исправляемыхошибок, поскольку в известном устройстве при первоначальном появленииошибки не делается распознавания:произошел отказ или сбой элементапамяти, Так как вероятность первоначального сбоя элемента памяти в слове намного превосходит отказ элемента памяти, то при первоначальном появлении сбоя элемента памяти признак(синдром) сбивШегося элемента памяти помещается в регистр храненияпризнаков. При последующих циклахзаписи информации в это же слово бу-.дет храниться правильно, хотя в регистре хранения признаков будет храниться признак сбоя из предыдущихтактов работы устройства. Тем саьимцля правильно хранимого слова, неймеющего ни одного отказавшего элемента памяти, блоки коррекции могутисправить или один последующий отказили один сбой в опрашиваемом слове,т.е. практически известное устройствопри первоначальном появлении ошибкииз-за сбоя элемента памяти можетисправить только один отказ или одинсбой элемента памяти в последующихтактах работы, как и положено кодус д 4,В предлагаемом же устройстве, поскольку при первоначальном появлении ошибки происходит распознавание ошибки, т,е. происходит отказ или сбой элемента памяти благодаря повтоРной записи в накопитель скорректирован" ного считываемого слова и повторного вычисления синдрома, занесения признака ошибки из-за сбоя элемента памяти в регистр хранения признаков не происходит. Благодаря этому в последующих циклах работы в предлагаемом устройстве при появлении ошибки из-за сбоя элемента памяти происходит коррекция ошибки, однако признак вновь не заносится в регистр хранения признаков, а при появлении ошибки из-за отказа элемента памяти признак записывается для хранения в регистр хранения признаков и в последующем используется для нахождения второго (третьего во времени) признака ошибки иэ-за отказа или сбоя элемента памяти и исправления этой ошибОки. В результате этого повышается чадежность запоминающего устройства.1014042 иа оставитель С. ШустенкоехредМ.ГергельКорректор А. Тяско Редактор В. 3028/б 2 Тираж 592 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушказ Подписикомитета СССРоткрытийская наб., д. 4/5 Ф ППП фПатент", г. Ужгород, ул. Проектная, 4