Резервированное запоминающее устройство

СОЮЗ СОВЕТСКИХОВЮЛЮЭНЕЮИРЕСПУБЛИК арв 11 С 2 ОПИС НИЕ ЛЬСТВУ ВТОРСК(прототи)4 о юл, 9. 18в и Н.Г.Луговцова88.8)е свидетельство ССС11. С 29/00, 1978.свидетельство СССР11 С 29/ОЬ, 1977 отостэлемент выход ОСУДАРСТЯЕНКЫЙ КОМИТЕТ СССР00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54 ) (57) РЕЗЕРВИРОВАННОЕ ЗАПОИИНИОЩЕЕУСТРОЙСТВО, содержащее накопитель,входы которого подключены к выходамдешиФратора, выход накопителя подключен к входу блока контроля и являетсяинФормационным выходом устройства,сумматор, выходы которого подключенык инФормационным входам первого ре-,гистра, адресный регистр, входы крого являются адресными входами уройства,.второй регистр, о т л и "ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оносодержит группы элементов И,ты ИЛИ, генератор и элемент И,.80. 1018152 А к торого подключен к первому управля-. ющему входу первого регистра и является управляющим выходом устройства,выход генератора подключен к вторым управлякщим входам первого регистра, одни выходы которого подключены к первым входам элементов И первой группы и к одним входам элемента И, одни выходы адресного регистра подключены е к одним Входам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИдругие выходы первого регистра подключены к первым входам элементов И второй группы, вто рые входы которых подключены к друФ гим выходам адресного регистра, выхо- ды элементов И второй группы подключены к вторым входам элементов ИЛИ, выходы которых подключены к входам дешиФратора, выход блока контроля подключен к другому входу элемента И, другие входы сумматора подкл 1 очены к Я выходам второго регистра, входы которого являются управлякщнми входами устройства. аайИзобретение относится к запоминающим устройствам (ЗУ),Известно резервированное запоминающее устройство, содержащее основ,ные и резервные блоки памяти, числовые регистры, информационные входы 5которых соединены с соответствующимивыходами основных блоков памяти, блоки управления и контроля, регистрытказов и контроля, сумматоры по моулю два, элементы И, НЕ и ИЛИ, прием одноименные выходы основных ирезервного блоков памяти соединены свходами сумматоров по модулю два, выходы которых соединены с первыми входами первых элементов И, выходы кото рых соеДинены с входами регистра контроля и через элемент ИЛИ с входомблока контроля, выходы блока контро"ля соединены с первыми входами блокауправления, вторые входы которогосоединены с выходами регистра контроля, выходы блока управления соединены с входами регистров отказов, одноименные выходы которых соединены свторым, третьим и четвертым входами 25соответствующих первых элементов И,выход .первого и второго регистров отказов через элементы НЕ соединены спервыми входами вторых элементов И,вторые входы которых соединены с выходами соответствующих сумматоров помодулю два, выходы вторых элементовИ подключены к управляющим входамчисловых регистров 1).Недостатками устройства являютсяего значительная аппаратурйая избыточ 35ность и низкая эффективность использования емкости ЗУ в случае наличияв нем свободных ячеек (адресов памяти), что:снижает надежность запоминающего устройства. 40Наиболее близким к предлагаемомуявляется резервированное запоминающее устройство, содержащее регистрчисла, регистр адреса, выходы которого подключены к входам рабочих и45резервного блоков памяти, коммутато.ры, блок контроля, дополнительныйрегистр и сумматор, входы которогоподключены соответственно к выходамрезервного блока памяти и первогокоммутатора, а выход соединен с входом дополнительного регистра, выходырабочих блоков памяти и один из выходов регистра адреса подключены соответственно к входам первого коммутатора и второго, коммутатора, выход ко 55торого соединен с входом регистрачисла, входы третьего коммутатораподключены соответственно.к выходамрегистра числа дополнительного регист.ра и блока контроля, вход которого 60соединен с выходом регистра числа 2),Недостатком, этого устройства явля"ется низкая эффективность использова"ния емкости ЗУ в случае наличия ввем свободных ячеек (адресов) памяти,.65 что снижает надежность запоминающего устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее накопитель, входы которого подключены н выходам дешифратора, выход накопителя подклю- чен к входу блока контроля и является информационным выходом устройства; сумматор, выходы которого подключены к информационным входам первого регистра,адресный регистр, входы которого являются адресными входами устройства,второй регистр, введены группы. элементов .И,элементы ИЛИ,генератор и элемент.И,выход которого подключен к первому управляющему входу первого регистра и является управлякщим выходом . устройства, выход генератора подключен к вторым управлякюцим входам первого регистра, одни выходы которого подключены к первым входам элементов И первой группы и к одним входам элемента И, одни выходы адресного регистра подключены к одним входам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ, другие выходы первого регистра подключены к первым входам элементов И второй группы, вторые входы которых подключены к другим выходам адресного регистра, выходы элементов И второй группы подключены к вторым входам элементов ИЛИ, выходы которых подключены к входам дешифратора, выход блока контроля подключен к другому входу элемента И, другие входы сумматора подключены к выходам второго регист 1 эа, входы которого являются управлякщими входами устройства.На чертеже изображена функциональ. ная схема предлагаемого устройства.Устройство содержит генератор 1, регистр 2, регистр 3, адресный регистр 4, триггер 5, группу элементов И 6, группу элементов И 7, элементы ИЛИ 8, дешифратор 9 накопитель 10, блок 11 контроля, элемент И 12, сумматор 13, элемент 14 индикации, адресные входы 15, управляющие входы 16 и информационный выкод 17.В основу работы устройства положен способ преобразования кода адреса, поступакцего от устройства - пот. ребителя ЗУ, в специальный корректирующий код, с помощью которого произ. водится переадресация обращения к другой ячейке для исключения выборки отказавшей ячейки накопителя. Приме" нение метода переадРесации ие влияет на совместную работу ЗУ (например, оперативного запоминающего устройства или буферного запоминающего устройства) с устройством потребителя, так как переадресация производится непосредственно в ЗУ и. потребителю в общем безразлично, к какой ячейке накопителя производится обращение по указанному им адресу.Устройство работает следукщим обра. зом.После подачи питающих напряжений генератор 1 вырабатывает одиночный импульс, который устанавливает пер" вый регистр. 2 и триггер 5 в нулевое состояние. Во второй регистр 3 любым 10 известным способом записывается код . исправной свободной ячейки (адреса) .Выборка адреса в режимах записи или считывания производится следующим образом. 15Адрес ячейки, к которой необходимо обратиться, записывается в.адрес- . ный регистр 4. Код адреса с регистра. ,4 через открытые элементы И 6 и элементы ИЛИ 8 поступает на вход двшифратора 9, нри этом возбуждается одна из выходных шин дешифратора, соответствукщая ячейке накопителя 10, в которуюнеобходимо записать или из которой необходимо считать информа" цию еПри работе устройства при отсутствии отказавших ячеек накопителя 10 код адреса, поступающий на адресные . шины устройства, не подвергается прв-З 0 образованию перед подачей его на вход дешифратора 9.В случае появлеНия ошибки в считанной информации на выходе блока 11 контроля Формируется импульс,которыйЗ через элемент И 12 поступает на Вход .Регистра 2, разрешая запись текущего кода с выхода сумматора 13 в регистр 2. Сумматор 13 служит для сложения текущего кода адреса исправной -сво- -40 бодной ячейки (адреса), записанного в регистр 3, После занесения в регистр 2 кода с выхода сумматора 13 закрывается элемент И 12, блокируя в его от дальнейшего пРиема информапии 45 с выхода сумматора 13. Таким образом, в регистре 2 Фиксируется результат сложения, кодов отказавшей рабочей и исправной свободной (резервной) ячеек накопителя 10.50После обнаружения неисправной ячей ки устройство работает следукщим образом.В.регистр 4 записывается код адреса, который перед подачей его на вход/ дешифратора 9 подвергается автоматическому преобразованию в корректирующий код. Преобразователь входного кода адреса в корректирукщий осуществляется следукнцим образом. Под воздействием сигналов высокого уровня с нулевых и единичных выходов регистра 2открываются соответствующие элементыИ 6 и 7, в результате чего входы дешифратора 9 поразрядно коммутируютсяс нулевыми и единичными выходами регистра 4. Таким образом, на вход .де-.шифратора 9 вместо входного кода ад"реса поступает корректирукщий код,под действием которого возбуждаетсяодна из выходных шин дешифратора, соответствукщая ячейке накопителя 10,в которую записывается или из которой считывается информация. При этомпри обращении к отказавшей ячейке накопителя происходит выборка свободной (резервной) ячейки, код которойзаписан в регистре 3, Прй обращениик любой исправной ячейке йроисходитвыборка соответствующей ей другой исправной ячейки.Корректирукиций ксд образуется путем сложения по модулю два текущегокода едреса с Фиксированным кодом,записанным в регистре 2.Сложение по модулю два текущегокода адреса и Фиксированного в регистре 2 кода производится элементаМи И б и 7 и элементами ИЛИ 8,Триггер 5 и элемент индикациислужат для визуального контроля режима работы устройства. До включениярезервной ячейки вместо отказавшейтриггер 5 переключается в единичноесостояние, о чем свицетельствует воэбужденне элемента 14.индикации.Изобретение имеет более высокуюэффективность использования емкостиЗУ в случае наличия в нем свободныхячеек (адресов) памяти, которые ис- .пользуются в качестве резервных длязамещения отказавших рабочих ячеек(адресов), что позволяе повыоить надежность эапоминакщего устройства.В устройстве обеспечивается замещение любой отказавшей ячейки накопителя резервной. Поиск неисправной ячейки и включение вместо ее резервнойпроизводится автоматически, что значительно снижает время ремонтно-восстановительных работ при эксплуатацииустройства;,101 а 1 Ы ексее дактор Подписно аказ а СССР д. 4/5 Филиал П г.ужгород, ул.Проектная ф 1.ат Составитель С.ШустеТехред М.Тепер 50/49 Тираж 594 ВНИИПИ Государственного комите по делам изобретений и откры 113035, Москва, Ж, Рауыская