Устройство для сжатия векторов

ОЮЗ СОВЕТСКИХ ОИАЛИСТИЧЕСК ПУБЛИК Я 14257 51)4 С 06 Г НИЯ льство СССР 15/20, 1984, ство СССР 15/20, 1985. 57) Изобретени ике и вычислит относится к а ьной технике,ом зобретения ирение фу наль ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПОДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетУ 1211759, кл, С 06 РАвторское свидетелР 256041, кл, С 06 Р 54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ВЕКТОР ных возможностей за счет исключенияограничений на разрядность компонентинформационного вектора, Для достижения поставленной цели в устройстводля сжатия векторов, содержащее мат рицу ячеек из щ строк и и столбцов,причем каждая ячейка содержит логический блок 18, содержащий два элемента И 19, 20, элемент ИЛИ 21, дваэлемента НЕ 22, 23, триггер 24, ячейки 4 связаны в матрицу управляющимисвязями 9-14, введены в каждую ячейку два блока 15, 16 элементов И, регистр 17 и информационные связи 5-8.2 ил., 2 табл.Изобретение относится к специальным устройствам для обработки информации в ЦВИ, устройствам матричныхили векторных вычислений, устройствам 5перевода с одного языка на другой.Цель изобретения - расширениефункциональных возможностей эа счетснятия ограничений на разрядностькомпонент информационного вектора, 10На фиг, 1 изображена структурнаясхема устройства для сжатия векторов;на фиг. 2 - функциональная схемаячейки,Устройство для сжатия векторов содержит группу информационных входов1, группу входов 2 признаков, группувыходов 3, т оп ячеек 4 (а - количество строк, и - количество столбцов), причем каждая ячейка 4 содержит первый 5 и второй б информационные входы, первый 7 и второй 8 информационные выходы, первый 9, второй 10 и третий 11 управляющие входы,первый 12, второй 13 и третий 14 управляющие выходы, первый 15 и второй16 блоки элементов И, регистр 17,логический блок 18, содержащий первый 19 и второй 20 элементы И, элемент 21 ИЛИ, первый 22 и второй 23элементы НЕ, триггер 24,Устройство для сжатия векторов1работает следующим образом.На х-й вход ( = 1 - и) группыуправляющих входов 2 матрицы подается единичное значение если на выходе устройства требуется запоминатьзначение -го информационного входаиз группы входов 1, Если же входноезначение, поступающее на -й информационный вход, необходимо замаскировать (исключить), то на -й входгруппы управляющих входов 2 матрицыподается нулевое значение. При этомна второй информационный 6 и управ 45ляющий 10 входы ячеек первого столбца матрицы подается логический нуль,а на третий управляющий вход 11 ячеек последнего (и-го) столбца подается логическая единица, Исходный инФормационный вектор поступает черезгруппу информационных входов 1 ипервые информационные входы 5 ячеекпервой строки матрицы на информационные входы первой группы 15 элементовИ, а на их управляющие входы через55группу входов 2 и первые управляющиевходы 9 ячеек поступает управляющийдвоичный вектор. Значение -го раэряда управляющего вектора с входа 9 ячейки одновременно со значением левого (д) и правого (1+1) разрядов с входов 10 и 11 ячейки, соответственно, поступает также на вход логического блока 18.В каждом такте на тактовые входы всех триггеров 24 и регистров 17 ячеек 4 подается синхрониэирующий импульс, В результате информационный и управляющий вектора запоминаются в преобразованном виде в ячейках 4 данной строки и с их выхода подаются на входы следующей строки, Преобразование управляющего вектора отражено в табл. 1 и 2,Преобразование информационного вектора производится следующим образом, В регистр 17 по импульсу 7 может быть записана информация как спервого 5, так и с второго б информационных входов, Передача в регистр17 состояния информационного входа5 ячейки через первый блок 15 элементов И возможна только, если значениесоответствующего (-го) разряда управляющего вектора на входе 9 равноединице, При этом единичное значениена входе 9 блокирует передачу на вход регистра 17 информации с входа б (табл, 1),Передача информации на вход регистра 17 состояния второго информационного входа 6 ячейки возможнотолько, если значение (1-1)-го раз"ряда управляющего вектора (вход 10)равно единице, а -го (вход 9) равно нулю (табл. 1), т,е, в кажцой строкепроизводится выделение и запись врегистр 1 ячейки текущего столбцакомпонент информационного вектора,которым соответствует нснулевое значение разрядов управляющего вектора,а также передача и запись в регистр17 ячейки соседнего справа столбцатех из них, значение разряда управляющего вектора (+1) справа от которых равно нулю.Из табл, 2 видно, что на выходе триггера 24 х-го столбца матрицы тенкущеи строки нулевое значение 1-горазряда управляющего вектора переходит в единичное, если значение (- в .1)-го разряда управляющего вектора равно единице, единичное значение переходит в нулевое, если значение (+1)-го разряда управляющего вектора равно нулю; в остальных случаях14257 ОА, значение управляющего вектора записывается без изменений.Таким образом, в каждом такте н очередную строку переписываются ин 5 формационный и управляющий векторы, преобразованные таким образом, что ненулевые компоненты этих векторовсдвигаются вправо на одну позицию на место нулевых компонент. Очевидно, 10 что за и тактов (в наихудшем случае) выполняется сжатие и-мернога информационного вектора. При этом результат сжатия оказывается в регистрах 17 и-й строки и на выходах 3 матршты.Последовательное сжатие множества информационных векторов выполняется устройством в конвейерном режиме следующим образам. 20Поскольку во втором такте частиц. но преобразованные информационный и управляющий вектора передаются во вторую строку, на информационный и управляющий 2 входы устройства мо гут быть поданы следующие информационный и управляющий векторы. В третьем такте первые информационный и управляющий векторы передаются в третью строку, вторые информационный и управляющий векторы передаются во вторую строку, и на информационные 1 и управляющие 2 входы могут быть поданы третий информационный и управляющий векторы и т.д, Начичая с и-го тракта, с выходов 3 матрицы35 последовательно с интервалом с, выда ются результаты сжатия первого, второго и других информационных некторон,40Формула из обретенияУстройство для сжатия векторов, содержащее матрицу ячеек из и) строк и и столбцов, причем каждая ячейка содержит два жлемента И, элементИЛИ, два элемента НЕ и триггер, выход которого является первым управляющим выходом ячейки, первый управляющий вход которой соединен с вто -50рым и третьим управляющими выходами ячейки, первым входом первого элемента И, входом первого элемента НЕ, выход которого соединен с первым входам второго элемента И, выход кото 55 рого соединен с первым входом элемента ИЛИ, выход которого соединен с входом установки триггера и входом второго элемента НЕ, выход которого соединен с входам сброса триггера, сипхронход которого соединен с синхровхадом ячейки, второй управляющий вход которой соединен с вторым входом второго элемента И, третий управляющий нхад ячейки соединен с вторым входом первого элемента И, выход которого соединен с вторым входом элемента ИЛИ, первый управляющий выход (1, 3)-й ячейки ( = 2, щ - 1,- 2, и - 1) соединен с первым упрагляющим входом (1. + 1, 3)-й ячейки, второй управляюпьий выход (д, 3)-й ячейки соединен с третьим управляющим входам (, 3 - 1)-й ячецки, третий управляющий выход которой соединен с вторым управляющим входом (, -й ячейки, третий управляющий выход которой соединен с вторым управляющим входом (, 1 + 1)-й ячейки, нторой управляющий выход которой соединен с третьим управляющим входом (,1)-й ячейки, первый управляющий выход (1 - 1, 3)-й ячейки соединен с первым управляющим входом (, -й ячейки, перньп) упразляющий вход (1, 1)-й ячейки (1 = 1, и) соединен с 1-м управляющим входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет исключения ограничений на разрядность компонент информационного вектора, в каждую ячейку матрицы введены два блока элементов И и регистр, информационный выход которого соединен с первым информационным выходом ячейки, первый информационный вход которой соединен с первым входом первого блока элементов И, выход которого соединен с информационным входом регистра, выходом второго блока элементов И и вторым информационным выходом ячейки, второй информационный вход которой соединен с первым входом второго блока элементов И, второй вход которого соединен с выходом второго элемента И, первый управляющий вход ячейки соединен с вторым входом первого блока элементов И, вход записи регистра соединен с синхровходом ячейки, первый и второй информационные входы (, -й ячейки соединены с первым и вторым информационными выходами ( - 1, -й и (д, 3 - 1)-й ячеек соответственно, первый и второй информационные выходы (, 1)-й ячей1".) 7 П 4 Таблица 1г Вход А логического блока Управляющие входы ячейки 1810 ( О О Т аблица 2 Управляющие входы ячейки10 О О О О ки соединены с первым и вторым информационными входами ( + 1, -й и(, .) + 1)-й ячеек соответственно,первый информационный вход каждой(1,1)-й ячейки соединен с 1-м информационным входом устройства, первыйинформационный выход каждой (т,3 с)-йячейки соединен с 3 с-м информационнымвыходом устройства. Выход В логического блока181425704 Составитель А,БогословскихТехред М.ХоданичКорректор Э,Лончак обко Редакто аказ 4772/4 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Тираж 704 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушс