Устройство управления блоками памяти

Номер патента: 1425689

Автор: Иванов

ZIP архив

Текст

(56) Авторское свУ 951315, кл. С 01980.Чер 5 идетельство СССР 6 Г 12/08, опубл няк А.Ю. Ди ЭВМ "Электр техника эк .98-99.СТРОЙСТВО УПР петчер памяти дляника 60 М", - Приперимента, 1985,АВЛЕНИЯ БЛОКАМИ ПАМЯТИ (57) И тельно эовано тивной ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ОПИСАНИЕ ИЗ обретение относится к вычисл технике и может быть исполдля увеличения объема операпамяти при построении цнфро вых систем обработки данных на базе . мини-(микро) -ЭВМ. Цель изобретения- повышение надежности за счет введения контроля на исправность. Устройство содержит регистр 1, дешифратор 2 блоков памяти, дешифратор 3 адреса, схему 4 сравнения и элемент 5 И, В регистр 1 заносится номер выбираемого блока памяти. При наличии логической единицы в старшем разряде выхода регистра 1 на выходе дешифратора 2 появляется сигнал ОЗУ, Контроль записи в регистр 1 осуществляется на схеме 4 сравнения. Если информация на входе и выходе регистра 1 различна, то устройство не вырабатывает сигнал ответа-на выходе элемента И 5, сообщая процессору о неисправности. 2 ил.Изобретение относится к вычислительной технике и может быть использовано для увеличения объема оперативной памяти при построении цифровых систем обработки данных на базе мини-(микро)-ЭВМ.Цель изобретения - повышение надежности за счет введения контроля на исправность.На Фиг.1 показана Функциональная схема устройства управления блоками памяти; на Фиг.2 - возможное применение предлагаемого устройства.Устройство содержит регистр 1 дешифратор 2 блоков памяти, дешифратор 3 адреса, схему 4 сравнения и злемент 5 И,На Фиг.2 показаны устройство 6 управления блоками памяти, блоки 7 памяти, процессоо 8, блок 9 памяти. При применении предлагаемого уст ройства блок 9 памяти имеет индивидуальное адресное пространство в ад ресном пространстве мини:ЭВМ, например от 0000 до 7 РРР. Остальные блоки7 памяти, подключенные к устройству6, имеют одни и те же адреса в адресном пространестве мини-ЭВМ, напримерот 8000 до РГРК,Выбор блоков 7 памяти осуществляется следующим образом,Процессор 8 заносит информацию овыбираемом блоке 7 памяти в регистр1, который имеет свой адрес в адресном пространстве мини-ЭВМ. Если встарший разряд регистра 1 занесеналогическая единица, то разрешаетсявыбор дешифратором 2 блока 7 памяти.Если в старший разряд регистра 1 занесен логический ноль, то выбор де шифратором 2 блока 7 памяти запрещена. При записи процессора в регистр1 номера выбираемого блока 7 памятиосуществляется контроль записи номера блока памяти через схему 4 сравнения и, если значения номера на входе и выходе регистра 1 не совпадают, на выходе элемента И 5 не Формируется сигнал ответа отсутствие которого сообщает процессору о неисправности устройства.К процессору может быть подключено несколько устройств б, регистры 1 которых имеют разные адреса в адресном пространстве микро-ЭВМ.Формула изобретенияУстройсво управления блоками памяти, содержащее регистр, дешифраторблоков памяти, дешифратор адреса иэлемент И, информационный выход дешифратора адреса является адреснымвходом устройства, инФормационныйвход регистра является информационнымвходом устройства, выход дешифратораадреса соединен с входом стробирования регистра, выход младших разрядовкоторого соединен с информационнымвходом дешифратора блоков памяти, управляющий вход которого соединен свыходом старшего разряда регистра,выходы дешифратора блоков памяти являются выходами выборки блоков памяти устройства, о т л и ч а ю щ ее с я тем, что, с целью повышениянадежности за счет введения контроляна исправность, в него введена схемасравнения, первый вход схемы сравне ния соединен с информационным входомрегистра, выход которого соединен свторым входом схемы сравнения выходкоторой соединен с первым входом элемента И, выход которого является выходом контроля иа исправность устройства, выход дешифратора адреса соеди,нен с вторым входом элемента И, входсброса регистра является входомсброса устройства, управляющий вход де 45 шифратора адреса соединен с входомзаписи в устройство.1425689 Составитель В.БородинТехред М.Ходанич Корректор В,Бутяга Редактор Н.Гунько Тирах 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5

Смотреть

Заявка

4218457, 17.02.1987

СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОЕ БЮРО УПРАВЛЯЮЩИХ ВЫЧИСЛИТЕЛЬНЫХ КОМПЛЕКСОВ НАУЧНО-ПРОИЗВОДСТВЕННОГО ОБЪЕДИНЕНИЯ "ЭЛВА"

ИВАНОВ НИКОЛАЙ АНТОНОВИЧ

МПК / Метки

МПК: G06F 12/08

Метки: блоками, памяти

Опубликовано: 23.09.1988

Код ссылки

<a href="https://patents.su/3-1425689-ustrojjstvo-upravleniya-blokami-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство управления блоками памяти</a>

Похожие патенты