Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 191 111) 11 4 С 06 Г 11/30 ЕТЕНИ ОРСКОМУ С ЕПЬСТВ бь ститутаГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ(56) Устройство пошавыполнения программбазе синхронного микРадио, 1983, 11 4, с.Алексеенко А.Г. и дрование радиоэлектроннна микропроцессорах,связь, 1984, с.153.(54) УСТРОЙСТВО ФОРМИРОВАНИЯ УПР ЛЯЮЩИХ СИГНАЛОВ ДЛЯ ПОТАКТОВОГО КОНТРОЛЯ МИКРОПРОЦЕССОРНОЙ СИСТ 57) Изобретение относит ой вычислительной техни ть использовано для контроля, наладки и диагностики микропроцессорных систем на базе синхронных микропроцессоров. В устройстве увеличено количество квазистатически контролируемых тактов микропроцессорных систем,Цель изобретения - повьппение глубины контроля микропроцессорной системы. Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы содержит формирователь импульсов 1, состоящий из переключателя 9,и триггера 10, переключатель частоты синхрогенератора 2, состоящий из элемента И 6, элемента задержки 8 и триггера 7, переключатель 3, выполненный в виде кнопки 5, триггер 4, Инициализация микропроцессорной системы для выполнения очередных тактов машинного цикла производится по инициативе пользователя с помощью кнопки формирователя импульсов. 2 ил.Изобретение относится к вычислительной технике и может быть исполь"зовано для контроля, наладки и диагностики микропроцессорных систем набазе синхронных микропроцессоров.5Цель изобретения - повышение глубины контроля микропроцессорной системы за счет возможности ее контроляв любом такте машинного цикла. 1 ОНа фиг, 1 приведе на Функ цио надь на ясхема устройства; на Фиг,2 - времен- ные диаграммы работы устройства,Устройство Формирования управляющих сигналов для потактового конт15роля микропроцессорной системы(фиг,1) содержит Формировательимпульсов, переключатель 2 частотысинхрогенератора, первый переключатель 3, первый триггер 4.Первый переключатель 3 выполненв виде тумблера 5.Переключатель 2 частоты синхрогенератора содержит элемент И 6,третий триггер 7 и элемент 8 задержки.Формирователь 1 импульсов состоит из второго переключателя 9 и вто"рого триггера 10,Работу устройства рассмотрим, ЗОнапример, совместно с микропроцессором КР 580 ИК 80 А.Устройство работает следующимобразом.В исходном состоянии тумблер 5переключателя 3 разомкнут. При включении питания на выходе Формирователя 1 импульсов устанавливаетсянапряжение логической единицы(Фиг.2 а), которое поступает на пер"вый вход переключателя 2 частотысинхрогенератора и через элементзадержки 8 на 0-вход триггера 7,На выходе 0-триггера устанавливается логической ноль (Фиг.2 д). Сигнал45с. выхода Э-триггера 7 переключателя2 частоты синхрогенератора поступаетна синхрогенератор микропроцессорной системы и на счетный вход триггера 4.Сигналы с выходов переключателя2 частоты синхрогенератора (Фиг.2 д)и .триггера 4 (Фиг.2 е) находятся впассивном состоянии и не влияют наработу микропроцессора,Возможные изменения входно 1 о сигнала устройства (Фиг,2 в), поступающего на второй вход переключателя 2частоты синхрогенератора, не приводят к изменению его выходных сигналов.При замыкании тумблера 5 переключателя 3 входной сигнал (Фиг,2 ж)поступает на установочный вход триг"гера 4, устанавливает на его выходесигнал логического нуля (Фиг.2 е),Этот сигнал переводит микропроцессорв квазистатическое состояние режимаожидания и на входе устройства устанавливается сигнал логической единицы, подтверждающий этот режим(Фиг.2 в).В этом состоянии производитсяконтроль сигналов микропроцессора исхем, непосредственно работающих сним,иРассматриваемое состояние аналогично состоянию, в котором производится контроль известнымн устройствами,При нажатии кнопки формирователя 1 импульсов на его выходе Формируется сигнал логического нуля (Фиг,2 а), который поступает на элемент 8 задержки и элемент И 6 переключателя 2 частоты синхрогенератора, На выходах элемента 8 задержки и элемента И б устанавливаются напряжения логического нуля (фиг.2 в,г).Прч отпускании кнопки формирователя 1 импульсов на его выходе снова установится сигнал логической единицы (Фиг,2 а), поступающий на входы элемента 8 задержки и элемента И б, На выходе элемента 8 задержки еще некоторое время сохраняется сигнал логического нуля (Фиг,2 б), а на выходе элемента И б происходит перепад сигнала из логического нуля в логическую единицу (Фиг,2 г).Триггер 7 перебрасывается и на его выходе устанавливается .сигнал логической единицы (Фиг.2 д), который, в свою очередь, переключает синхрогенератор микропроцессора, устанавливая частоту генерации 1,5- 2 Гц, кроме того, этот сигнал перебрасывает триггер 4 в состояния логической единицы (Фиг.2 е) . Сигнал с выхода триггера. 4 выводит микропроцессор из состояния ожидания,Микропроцессор переводит входной сигнал устройства в состояние логического нуля (Фиг.2 в). На выходе триггера 4 устанавливается сигнал логического нуля (Фиг.2 е). Микро 1425688процессор продолжает выполнение машинного цикла, однако его работа происходит теперь при пониженной тактовой частоте, что и позволяет наблюдать изменения сигналов, происходящие в тактах при выполнении машинного цикла, например, припомощи светодиодных индикаторов.По окончании выполнения машинного 10 цикла и выполнения двух тактов очередного цикла микропроцессор под воздействием выходного сигнала триггера 4 переходит в состояние .ожидания. На входе устройства устанавливается напряжение логической единицы (фиг.2 в). На выходе элемента И 6 появляется сигнал с положительным перепадом уровней (фиг.2 г), который перебрасывает триггер 7 и устанавли О вает на его выходе сигнал логического нуля (фиг. 2 д), который переводит синхрогенератор микропроцессора на основную рабочую частоту.При необходимости контроля про цессов следующего машинного цикла запуск производится формирователем 1 импульсов при замкнутом тумблере 5 переключателя 3.Возвращение в основной режим работы микропроцессора призводится размыканием тумблера 5 переключателя 3.Таким образом, предлагаемое устройство позволяет контролировать состояние микропроцессора и схем, непосредственно работающих с ним в системе не только во время нахождения микропроцессора в такте ожидания, но и во всех остальных тактах машинного цикла. Это позволяет улуч- . шить диагностику микропроцессорных схемуменьшить время на их отладку и ремонт.В частности для микропроцессора КР 580 ИК 80 А предлагаемое устройство позволяет проконтролировать своевременное прохождение синхросигнала "ЯУСС", проконтролировать своевременное снятие и установку, сигналов чтения "ЭВ 13", записи "ИК 1 ТЕ", ожидания "ИА 1 Т" и т,д. Без вспомогательного регистра-защелки с помощью предлагаемого устройства контролируется слово-состояние процессора "РБЧ", возможен контроль третьего состояния шины данных.Формула изобретенияУстройство формирования управляющих сигналов для потактового контроля микропроцессорной системы, содержащее первый и второй триггеры, первый и второй переключатели, причем выход первого триггера является первым выходом устройства для подключения к входу готовности процессора контролируемой микропроцессорной системы, К-вход первого триггера через первый переключатель подключен к входу устройства для подключения к входу синхроимпульсов процессора контролируемой микропроцессорной системы, Б- и К-входы вто" рого триггера через второй переключатель подключены к шине питания, устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения глубины контроля микропроцессорной системы за счет возможности ее контроля в любом такте машинного цикла, оно содержит третий триггер, элемент задержки и элемент И, причем выход второго триггера соединен с первым входом элемента И и через элемент задержки с Р-входом третьего триггера, С-вход которого соединен с выходом элемента И, второй вход которого подключен к входу устройства для подключения к выходу синхроим-. пульсов процессора контролируемой микропроцессорной системы, инверсный выход третьего триггера соединен с Т-входом первого триггера и является вторым выходом устройства для подключения к входу переключения частоты синхрогенератора контролируемой микропроцессорной системы.1425 б 88 8 ых 8 Ьус ев.б Вю Состав ель Д.Ванюх дактор Н.Гунько хред М,Ходани Заказ 4772/ Подписноеомитета СССРоткрытийая наб., д, 4/ но ши 1130 аушс Произ твенно-полиграфическое предприятие, г ул. Проектна.3Э Тираж 70 1 ИИПИ Государств по делам изобр 35, Москва, Ж
СмотретьЗаявка
4119559, 02.07.1986
ДОНЕЦКИЙ ФИЛИАЛ ИНСТИТУТА "ГИПРОУГЛЕАВТОМАТИЗАЦИЯ"
МЕЦГЕР АЛЕКСАНДР АЛЕКСАНДРОВИЧ, ОХОТА ДМИТРИЙ ОЛЕГОВИЧ, РАППОПОРТ ЛЕОНИД ИОСИФОВИЧ
МПК / Метки
МПК: G06F 11/30
Метки: микропроцессорной, потактового, сигналов, системы, управляющих, формирования
Опубликовано: 23.09.1988
Код ссылки
<a href="https://patents.su/4-1425688-ustrojjstvo-formirovaniya-upravlyayushhikh-signalov-dlya-potaktovogo-kontrolya-mikroprocessornojj-sistemy.html" target="_blank" rel="follow" title="База патентов СССР">Устройство формирования управляющих сигналов для потактового контроля микропроцессорной системы</a>
Предыдущий патент: Устройство для отладки программ
Следующий патент: Устройство управления блоками памяти
Случайный патент: 401775