Устройство для тестового контроля цифровых блоков

/26 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СВИДЕТЕЛЬСТВ АВТОРСИ(56) Авторское свидВ 1251084, кл, С 06 УСТРОЙСТВО ДЛЯ ЦИФРОВЫХ- БЛОКОВ Изобретение отн и вычислительно ТЕСТОВО осится к омаожетифКф 35твенное объеХХ 17 съезда КП ,Г, Рябцев ехнике. онтроля ано для к Целью изо спользо блоков. повышен явбретени ивности ляе е оп т стройс ржит входную с ЭВМ, буфво со ы свя буФе упра и выходную ш и блок памя СССР 1984гистр ыи тельст 1/26 пам л адресациеи ен иодиоя аиЮюи с эх ОПИСАНИЕ ИЗОБРЕТЕН1425680 3, группу регистров 4, группу регистров кодов управления записью 5,счетчик логических номеров 6, блокпамяти 7, счетчик длины вектора тестового набора 8, блок микропрограммного управления 9, блок обмена с кон,тролируемым цифровым блоком 10, регистр набора 11, выходной коммутатор12, Устройство позволяет при трансИзобретение относится к автоматикеи вычислительной технике, может бытьиспользовано для контроля цифровыхблоков и является усовершенствованиемустройства по авт, св. 9 1251084.Цель изобретения - повышение оперативности контроля.На фиг, 1 представлена функциональная схема устройства; на фиг. 2 -10блок микропрограммного управления;На фиг, 3 - блок обмена с контролируемым цифровым блоком; на фиг. 4блок регистров кодов. управления записью; на фиг. 5 - группа счетчиков;йа фиг, 6 - адресный мультиплексор.Устройство содержит входную и вымодную шины связи с ЭВМ, буферныйРегистр 1, буферный блок 2 памяти,блок 3 памяти кодов управления адреСацией, группу счетчиков, группу 5Регистров кодов управления записью,счетчик 6 логических номеров, блок 7памяти, счетчик 8 длины вектора тестового набора, блок 9 микропрограммного управления, блок 1 О обмена сконтролируемым цифровым блоком, регистр 11 набора и выходной коммутатор 12,Блок 9 микропрограммного управле 30 ния (фиг, 2) содержит модификатор адреса, состоящий из коммутатора 13, программного регистра 14, блок 15 памяти микрокоманд, мультиплексора 16, шифратора 17, дешифратора 18, адрес ного мультиплексора 19, блока 20 синхронизации, триггеров 21 и 22, элемента ИЛИ 23, а также блок 3 содержит блок 24 памяти масок каналов, блок 25 памяти тестовых наборов, блок 26 паляции сложных программ контроля и занесении их в канальный блок памятизанимать меньший ее объем. Так какпроизводительность устройства контроля с использованием канальной памяти определяется в основном временем загрузки этой памяти от внешних устройств, количество перегрузок уменьшается примерно в три раза. 6 ил. мяти кодов управления коммутатороввходов-выходов.Блок 10 обмена с контролируемымцифровым блоком (фиг, 3) содержитблок памяти, образованный регистром27 масок каналов, регистром 28 тестовых наборов, регистром 29 кодов управления коммутатором входов-выходов,коммутатор 30 входов-выходов, элемент 31 задержки, разрядный блок 32сравнения, элемент ИЛИ 33, коммутатор34 результата,Группа 5 регистров кодов управления записью (фиг, 4) содержит элементыИ 35 и 36, группу регистров управления записью в регистры блока обменас контролируемым цифровым блоком 3739, первую группу элементов И 40, вторую группу элементов И 41, третьюгруппу элементов И 42.Группа 4 счетчиков (фиг. 5) содержит группу счетчиков 43 и элементИ-ИЛИ-НЕ 44. Адресный мультиплексор 19 (фиг, 6)содержит регистр 45 начального адреса тестового набора, коммутатор 46,адресный регистр 47, шифратор 48,регистр 49 конечного адреса, схему50 сравнения, счетчик 51 адреса стека, стек 52 подпрограмм.Устройство работает следующим образом,Цифровой контролируемый блок подключается к входам-выходам коммутатора входов-выходов блока обмена с контролируемым цифровым блоком (объект контроля, цепи питания и общего сброса на чертежах не показаны).Вначале тестовый набор заноситсяв буферный блок 2 памяти следующимобразом.В буферный регистр 1 заносится кодвыбранного запоминающего устройства. 55 В тесте содержится таблица соответствия логических номеров контролируемого цифрового блока физическим контактам его выходных разъемов, а также таблица соответствия логических номеров физическим номерам разрядов данных блока памяти управления адресацией, В блок 7 памяти по входной шине связи с ЭВМ записываются физические номера контактов контролируемого цифрового блока и физические номера разрядов данных блока памятиуправления адресацией, соответствующие логическим номерам. 15Запись информации в блок 7 памяти осуществляется следующим образом. Код логического номера контакта контролируемого цифрового блока или разряда данных блока памяти управления адресацией по входной шине связи с ЭВМ .заносится в счетчик 6 логическихномеров,По адресу на выходе счетчика 6 логических номеров в блок 7 памяти сшины связи с ЭВМ заносится код физического адреса контакта контролируемого блока или физический номер разряда данных блока памяти управления адресацией.30По входной шине связи с ЭВМ в блок9 микропрограммного управления заносятся.микропрограммы работы устрОйства. Адрес микрокоманд заносится вбуферный регистр 1, коды микрокомандв блок 15 памяти микрокоманд, начальный адрес теста - в регистр 45 начального адреса тестового набора, а конечный адрес заносится в регистр 49 конечного адреса тестового набора, кодычастоты функционального контроля и40временного положения строба контроля,обеспечивающего прием информации сконтролируемого цифрового блока, заносятся в блок 20 синхронизации,В тестовом наборе, необходимом длякаждого такта контроля, содержатсявходные воздействия и эталонные реакции, коды маскирования каналов цифрового блока, коды управления коммутатором входов-выходов, а также признакидля организации динамических подпрограмм и циклов. В счетчик 6 логических номеров зано"сится начальный логический номер контакта цифрового контролируемого блока или разряда данных блока памятиуправления адресацией. В счетчик 8длины векторов заносится код длиныгруппы шин, которым соответствуетданная тестовая последовательность,Тестовый набор заносится в регистр11 набора. Код информации блока 7памяти выбирает информационный разрядбуферного блока 2 памяти, в которыйзаписывается код информации старшегоразряда регистра 11 набора. Записьосуществляется по микрокоманде, формируемой дешифратором 18, По микрокоманде блока модификации адреса увеличивается на единицу значение счетчика 6 логических номеров и уменьшается на единицу состояние счетчика 8длины векторов тестового набора, атакже осуществляется сдвиг влево информации в регистре 11 набора. Процесс записи информации выполняетсяпо новому информационному разрядубуферного блока 2 памяти, Приведенные операции повторяются до тех пор,пока содержимое счетчика длины векторов не станет равным нулю.При этом по микрокоманде блока 9микропрограммного управления включается триггер 21 и через элемент ИЛИ23 осуществляется блокировка тактовых сигналов, поступающих с выходаблока 20 синхронизации. После изменения содержимого буферного регистра1 в регистр 11 набора заносится информация нового значения теста, ипроцесс записи повторяется,Таким образом,в буферный блок 2 памяти заносятся данные, необходимые дляодного такта контроля, Запись информации буферного блока 2 памяти вблоки 3, 24, 25, 26 памяти осуществляется следующим образом,Код выборки устройства заноситсяв буферный регистр 1, информация свыходов буферного блока памяти подается на информационные входы блоков3, 24, 25, 26 памяти, В регистр 45начального адреса тестового наборазаносится код начального адреса теста. В программный регистр 14 заносится адрес подпрограммы записиинформации в блоки 3, 24, 25, 26 йамяти, По микрокоманде, поступающейс выхода дешифратора 18, осуществляется запись информации иэ буферногоблока 2 памяти в выбранный блок памяти, Операции повторяются для всехтипов устройств, при этом в буферный ",, регистр 1 предварительно заносятсякоды выборки соответствующих блоковпамяти устройства.После перезаписи информации избуферного блока 2 памяти в блоки 3,24, 25, 26 памяти в буферный блок 2 Опамяти заносятся только изменения втестовой последовательности последующего такта.После заполнения информацией блоков 3, 24, 25, 26 в регистр 49 конечного адреса тестовой последова,тельности заносится код конечного адреса.В программный регистр 14 заносится,начальный адрес программы выдачи 20,тестов,Затем запускается блок. 20 синронизации, который обеспечивает выДачу тактовых импульсов, поступающихна входы регистров блока 9 микропрораммного управления. Кроме того,блок 20 синхронизации выдает строби.ующий сигнал, обеспечивающий приеминформации с выходов контролируемогоЦифрового блока, По входной шине свяи с ЭВМ регистры 37-39 группы, 5 ре"истров кодов управления записью устанавливаются в состояние, обеспечиВающее прохождение через группы элементов И 40-42 тактовых сигналов записи на синхронизирующие входы регистров 27-29 блока обмена с контролируемым цифровым блоком 10,По микрокоманде блока 9 микропрограммного управления код начальногоадреса иэ регистра 45 начального ад 40реса тестового набора заносится в регистр 47 адреса тестовых воздейст-вий. Выбранная по данному адресу информация из блоков 24-26 заносится всоответствующие регистры 27-29 блокапамяти, а из блока 3 поступает навходы группы 4 счетчиков и входы адресного мультиплексора 19.Рассмотрим процесс организации динамических подпрограмм при выдачетестовых воздействий на входы контролируемого цифрового блока,При параллельной выдаче тестовых . воздействий из блоков 24-26 памяти на входы контролируемого цифрового блока с любого адреса выдачи возможно ветвление на подпрограмму, находящуюся в этих же блоках памяти,Обычно при выполнении подпрограммы количество задействованных контактов цифрового блока гораздо меньше,чем при выполнении основной программы. Поэтому состояния, полученныепосле выполнения фрагмента основнойпрограммы для контактов, на задействованных в подпрограмме, необходимо,сохранить,В связи с этим подпрограмма оформляется таким образом, что ее перваястрока является входной информациейдля группы 5 регистров в блок памяти, образованный регистрами 27-29,При появлении признака "Вызов подпрограммы" .на управляющем входе адресного мультиплексора 19 блока 9микропрограммного управления коммутатор 46 подключает к адресному регистру 47 информационные шины данныхблока 3 памяти управления адресацией,По синхросигналу, поступающему отблока 20 синхронизации в адресный регистр 47, записывается адрес перехода на подпрограмму.Считываемая по этому адресу информация из блоков 24-26 памяти по сигналу, формируемому элементом И 35,заносится в регистры 37-39. Одновременно в стек 52 подпрограмм по адре-су, определяемому счетчиком 51 адреса стека, заносится адрес возвратаиз подпрограммы. Адрес возврата формируется при помощи шифратора 48путем сложения единицы с адресомблока 24-26 памяти, на котором произошло обращение к подпрограмме.Кроме того, по сигналу "Вызов подпрограммы" осуществляется продвижение счетчика 51 адреса стека на единицу,После выполнения подпрограммы науправляющий вход адресного мультиплексора 19 блока 9 микропрограммногоуправления поступает признак 1 Возвратиз подпрограммы". Коммутатор 46 подключает к входам адресного регистравыход стека 52 подпрограмм.По.синхросигналу, поступающему отблока 20 синхронизации, в адресныйрегистр 47 записывается адрес возврата из подпрограммы. Одновременнос этим но принципу "Возврат из подпрограммы" элемент И 36 формируетсигнал сброса, который устанавливаетрегистры 37-39 блока регистров управления записью в состояние, разрешающее прохождение сигналов побитнойзаписи через группы элементов И 40- 42 на входы регистров 2-29 блока об" мена с контролируемым цифровым блоком 10.Происходит также вычитание единицы от значения счетчика 51 адресастека.Применение стека 52 подпрограмм и счетчика 51 адреса стека позволяет реализовать вложенные подпрограммы. Количество вложений определяется емкостью стека 52 подпрограмм.Организация динамических циклов и вложенных динамических циклов происходит следующим образом,При поступлении признака "Начало цикла" от разрядов кода операции блока 3 памяти на входы группы 4 счетчиков по синхросигналу, поступающему 2 О от блока 20 синхронизации блока 9 микропрограммного управления 9 осуществляется запись значения переменной цикла в один из счетчиков группы 43 от информационных разрядов данных блока 3.При поступлении признака "Конец цикла" на входы группы 4 счетчиков по синхросигналу, поступающему от блока 20 синхронизации блока 9 микропрограммного управления, формируется сигнал вычитания единицы от значения счетчика переменной цикла.Кроме того, по признаку Конец цикла" при помощи элемента .И-ИЛИ-НЕ 44 осуществляется проверка содержимо 35 го счетчика переменной цикла на нуль.При неравенстве нулю содержимого счетчика переменной цикла сигнал, поступающий с выхода элемента И-ИЛИ-НЕ40 44 на управляющий вход адресного мультиплексора 19 блока 9 микропрограммного управления, при помощи коммутатора 46 подключает к входам адресного ,регистра информационные выходы данных блока 3 памяти управления адресацией.По синхросигналу, поступающему от блока 20 синхронизации, в адресный регистр 47 заносится адрес, на единицу больший адреса, на котором происходит занесение значения переменной цикла в один из группы 4 счетчиков.Если содержимое счетчика равно нулю, при помощи шифратора 48 к содержимому адресного регистра 47 до бавляется единица.При организации вложенных динамических циклов используется несколько счетчиков из группы 4, Количество вложений определяется количествомсчетчиков в группе,Процесс формирования теста продолжается до тех пор, пока содержимоеадресного регистра 47 не станет равно коду регистра 49 конечного адресатестового набора,Сигнал с выхода схемы 50 сравнения поступает на управляющий входмультиплексора 16, что обеспечиваетперевод адресного регистра 47 в режим хранения информации, а новаятестовая последовательность не формируется, Результаты контроля с выходов разрядного блока 32 сравнениячерез элемент ИЛИ 33 поступают науправляющий вход мультиплексора 16,что обеспечивает фиксирование результата "Конец проверки" или "Брак" втриггерах 21 и 22 и выдачу сообщенияна выходную шину связи с ЭВМ, На индикацию можно передавать данные, поступающие с выходов коммутатора 34и выходного коммутатора 12.Для выдачи данных на индикациюнеобходимо в счетчик 6 логическихномеров занести начальный логическийномер контакта объекта контроля, а всчетчик 8 длины векторов - код длинывектора.В программный регистр 14 от входной шины связи с ЭВМ заносится начальный адрес микропрограммы выдачирезультата контроля,В буферныи регистр 1 заноситсякод выбираемого регистра, которыйпереключает необходимое направлениекоммутатора 34 результата,Код с выхода блока 7 памяти выбирает необходимый информационный разряд при помощи выходного коммутатора12 По микрокоманде блока 9 микропрограммного управления в регистр 11набора заносится информация с выхода выходного коммутатора 12,Затем содержимое счетчика 6 логи-,ческих номеров увеличивается на единицу, а содержимое счетчика 8 длинывекторов уменьшается на единицу,что обеспечивает коммутацию информации нового логического номера. Процесс заполнения регистра 11 наборапродолжается до тех пор, пока содержимое счетчика 8 длины векторов нестанет равным нулю.1Информация с выходов регистра 11набора выдается на выходную шину свя1425680 10 кубВ 11кд ат ат атьат 1 юа(Рие. г зи с ЭВМ, что позволяет локализоватьнеисправность объекта контроля. формула изобретения5Устройство для тестового контроля цифровых блоков по авт.св, У 1251084,т л и ч а ю щ е е с я тем, что, с целью повышения оперативности контроля, оно дополнительно содержит блок 10 1 тамяти кодов управления адресацией, Группу счетчиков, группу регистров Кодов управления режима записи, прийем адресный вход блока памяти кодов управления адресацией соединен с выодом поля адреса буферного регистра, нформационные.входы блока памяти Йодов управления адресацией соединены . выходами поля кодов управления адресацией буферного блока памяти, адресные входы которого соединены с выходами поля адреса блока микропрограммного управления, вход чтениязаписи блока памяти кодов управления адресацией соединен с выходом поля правления блока микропрограммного правления, выходы поля кодов операции блока памяти кодов управления адресацией соединены с входами записи-чтения соответствующих регистровкодов управления записью группы иуправляющими входами мультиплексораблока микропрограммного управления, атакже входом разрешения и блокировкисчетчиков группы, выходы поля кодарещения блока памяти кодов управления соединены с информационными входами счетчиков группы и с информационными входами адресного мультиплексора блока микропрограммного.управления, выходы заема счетчиковгруппы соединены с управляющими входами адресного мультиплексора блокамикропрограммного управления, синхровходы счетчиков группы и синхровходырегистров кодов управления записьюгруппы соединены с выходами полястробирующих сигналов блока микропрограммного управления, информационные входы регистров кодов управления записью группы соединены с выходами поля управления блока микропрограммного управления, входы разрешения регистров кодов управления Записью группы соединены с выходамиполя режимов работы блока микропрограммного управления.