Устройство для контроля хода программ

.88,8) СС 77 н О. иисисанных ь ернос т из нд, адрес яти а,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство С У 711573, кл. С 06 Р 11/00, 19Авторское свидетельство ССС У 1057949, кл. С 06 Р 11/26, 1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ Х ПРОГРАММ(57) Изобретение относится к в лительной технике и может быть пользовано как в специализиров так и в универсальных ЭВМ, Пел изобретения - повьппение достов ти контроля. Устройство состои регистра 1 адреса текущих кома блока 2 сравнения, регистра 3 предыдущих команд, блока 5 пам входящих и блока 4 памяти исходящих адресов, элементов И 6, 7, 8 тактового генератора 9, первого и второго сумматоров 10, 1 1, блока 12 вычитания, блоков 13, 14 памяти суммы и разности адресов, триггера 15, Непосредственно после изменения адреса а число, отличное от единицы, анализируется текущий и предыдущий адреса на допустимость такого перехода и, если такой переход предусмотрен программой, текущий адрес подается на адресную шину ЭВМ, иначе на адресную шину подается адрес вектора прерывания программы восстановления после сбоя. Необходимым условием правильности перехода является принадлежность текущего адреса, предыдущего адреса, суммы и разности текущего и предыдущего адресов соответствующим разрешенным множествам адресов, н которые разрешены переходы.1 ил.Изобретение относится к вычислительной технике и может быть использовано для контроля хода программкак в специализированных, так и вуниверсальных ЭВМ.Целью изобретения является повышение достоверности контроля.На чертеже показана блок-схемапредлагаемого устройства, 10Устройство содержит генератор 1ареса текущих команд, блок 2 сравнения, регистр 3 адреса предыдущихкоманд, блок 4 памяти исходящих адресов, блок 5 памяти входящих адресдв, первый б, второй 7 и третий 8элементы И, тактовый генератор 9,первый 10 и второй 11 сумматоры,блок 12 вычитания, блок 13 памятисуммы адресов, блок 14 памяти разности адресов и триггер 15.1.Устройство работает следующимобразом.С поступлением на первый управляющий вход сигнала изменения адресатактом Т, в регистр 1 адреса текущихкоманд записывается новый адрес текущей команды, который находится наадресном входе устройства. С вьгхода 30регистра 1 адрес новой команды подается на первый вход блока 2 сравнения, где происходит сравнение состарым адресом, увеличенным на постоянную величину, равную шагу ходапрограммы. Увеличение предыдущегоадреса на постоянную величину произвоцится н первом сумматоре 10, наодйн из входов которого подаетсяадрес, а на второй - с второго упранляющего входа устройства константа, равная шагу программы. Таким образом, если нет переходов и программа переходит к выполнению следующейкоманды, значения кодовых кбмбинацийна первом и втором входах блока 2сравнения равны, в результате чегона выходе блока 2 - "Равно", на втором входе элемента Иб устанавливается сигнал высокого уровня, а на выходе элемента И 7 - низкого. Поэтомус приходом такта Т на первые входыэлементов И импульс появляется только на выходе первого элемента Иб иБ-входе триггера 15, подтверждаянизкий уровень на инверсном выходепоследнего и выходе всего устройства (цепи начальной установки не показаны). При наличии перехода в программе новый адрес отличается от предыдущего больше, чем на шаг, поэтому значения кодов на первом и вто-ром входах блока 2 сраннения не.равны и высокий потенциал устанавливается на выходе "Не равно" блока 2, С приходом такта Т высокие уровни совпадают на входах второго элемента И 7 и устанавливающий импульс поступает на С-вход триггера 15. Теперь состояние, в которое устанавливается триггер 15, зависит от информации на его П-входе. Если переход разрешенный, по установившемся адресам блоков 4, 5, 13 и 14 памяти прочитываются единицы, поэтому единица присутствует на выходе третьего элемента И 8 и Л-входе триггера 15, Следо" вательно, на инверсном вьгходе этого триггера подтверждается низкий уровень, свидетельствующий о нормальном ходе программы.Если на выходе хотя бы одного из блоков 4, 5, 13 и 14 памяти присутствует ноль, что говорит о непредусмотренном переходе, ноль присутствует на выходе элемента И 8 и П- входе триггера 15. Поэтому с тактом Т, поступающим на С-нход триггера 15, в последнем единица устанавливается на инверсном выходе - выходе устройства контроля, По этому сигналу производятся прерывание соответствующего уровня и переход к подпрограмме обработки сбоев.Однако, если не предпринимать никаких мер при составлении программы, даже при всех единицах на выходах блоков 4, 5, 13 и 14 памяти возможен ложный переход, который не обнаруживается устройством. Это происходит в случае сбоя в той точке программы, когда предыдущая команда является командой перехода к новомунабору команд, текущая команда - вход нового набора, но не того, куда указывала предыдущая команда, а, кроме того, в программе есть хотя бы еще дна таких перехода, у одного из которых сумма, а у другого разность между входящими и исходящими адресами совпадают соответственно с суммой и разностью адресов команд при сбое.Формула изобретенияУстройство для контроля хода программ, содержащее тактовый генератор,з 14 регистр адреса текущих команд, регистр адреса предыдущих команд, блок памяти исходящих адресов, блок памяти входящих адресов, блок сравнения, три элемента И, причем информационный вход и выход регистра адреса текущих команд подключены соответственно к адресному входу устройства и информационному входу. регистра адреса предыдущих команд, вход запуска тактового генератора подключен к входу запуска устройства, первый и второй выходы тактового генератора подключены соответственно к тактовым входам регистра адреса текущих команд и регистра адреса, предыдущих команд, первые входы первого и второго элементов И объединены и подключены к третьему выходу .тактового генератора, первый вход схемы сравнения объединен с адресным входом блока памяти входящих адресов и подключен к выходу регистра адреса текущих команд, адресный вход блока памяти исходящих адресов подключен к выходу регистра адреса предыдущих команд., выходы равенства и неравенства блока сравнения соединены с вторыми входами соответсвенно первого и второго элементов И, первый и второй входы третьего элемента И соединены соответственно с выходами блока памяти исходящих адресов и блока памяти входящих адресов, о т 25684л и ч а ю щ е е с я тем, что, сцелью повышения достоверности контроля, в устройство введены два сумматора, блок вычитания, блок памяти 5суммы адресов, блок памяти разностиадресов и триггер, причем первый ивторой информационные входы первогосумматора соединены соответственнос входом задания шага программы устройства и выходом регистра адресапредыдущих команд, выход результатапервого сумматора соединен с вторымвходом блока сравнения, выходы пер вого, второго и третьего элементовИ соединены соответственно с установочным, синхронизирующим и информационным входами триггера, выход которого является выходом результатаконтроля устройства, первые входывторого сумматора и блока вычитанияобъединены и подключены к выходурегистра адреса предыдущих команд,вторые входы второго сумматора и 25 блока вычитания объединены и подключены к выходу регистра адреса текущих команд, выходы второго сумматора и блока вычитания соединены соответственно с адресными входами блока памяти суммы адресов и блока памяти суммы адресов, иблока памятиразности адресов, выходы которыхсоединены соответственно с третьими четвертым входами третьего элемента И. Составитель И.СафроноваТехред А.Кравчук Корректор М.МаксимишинецФ Редактор О,йрковецкая Заказ 4771/47 Тираж 704 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5