Устройство для проверки полноты тестирования программ

( 1;(дьв 1 1 ПИСАНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛ А ВТОРСИОМ рав- элеежимах.ных элесь в ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ПОЛНОТЬТЕСТИРОВАНИЯ ПРОГРАММ 57) Изобретение относится к цифро ой вычислительной технике и может быть использовано для проверки полноты тестирования программ специализированных управляющих цифровыхвычислительных машин. Цель изобретения - расширение области приме"нения устройства и повышение полноты тестирования программ. Устройство содержит блок памяти 1, сумматор2, элементы 3 и 7 задержки, счетчик4, регистр 5 адреса, схему 6 снения, элемент НЕ 8, триггер 9мент И 10 и переключатели 11"14.Устройство работает в двух рЗа счет введения дополнительментов оно обеспечивает запиблок памяти 1, 1 ил.Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для проверки полнотытестирования программ специализированных управляющих цифровых вычислительных машин, которые имеют постоянное запоминающее устройство(ПЗУ) для размещения программ атакже допускают возможность подключения вместо ПЗУ внешнего наладочного блока памяти,Целью изобретения является расширение области применения устройства зя счет возможности использования его дпя контроля программ в ЭВМс конвейерной выборкой команд и операндов.На чертеже показана схема устройства для проверки полноты тестирования программ.Устройство .цля проверки полнотытестирования программ содержит блок1 памяти, сумматор 2, первый элементЭ задержки счетчик 4, регистр 5 адреса, схему 6 сравнения, второй элемент 7 задержки, элемент НЕ 8, триг-гер 9, элемент И 10, первый 11, тре.тий 12, второй 13 и четвертый 14переключатели,Информационный вход устройства.вход запуска проверки устройства ивход синхронизации обмена соединеныс соответствующими выходами ЦВМ 15,параллельно с ПЗУ 16 (или налацочным блоком памяти) содержащим исследуемую программу, второй выходблока 1 памяти соединен с инструментальной ЭВМ 17, которая используетсядля подготовки устройства к работеи обработки полученных устройствомрезультатов.Устройство работает следующимобразом,Предварительно в блоке 1 памятиобнуляются ьсе ячейки с помощьюинструментальной ЭВМ 17. Далее переключателями 11-14 устанавливаетсяодин из возможноных режимов работыустройства: первый для ЦВМ, котораяэсуществляет выборку команд и операндов из памяти обычным способом,второй для ЦВМ, которая осуществляетвыборку команд и операндов конвейерным способом, т.е, с опережением,На чертеже верхнему положениюпереключателей 11 - 14 соответствуетвторой режим, нижнему положениюпервый режим.В первом режиме счетчик 4 переводится третьим переключателем 12 Я 1 О 15 2 О 25 ЗО 354 О 45 50 Рв режим параллельного занесенияинформации, по.:тупаюшей ня его информационный вход, С выхода счетчика 4 информация поступает на регистр5 адреса и записывается в него попереднему Фронту сигнала синхронизации обмена поступающему на тактовый вход регистра 5 адреса с выхода элемента 7 задержки. Время задержки этого элемента выбрано равным времени пере,цачи сигналов с информационного в ода на информационный выход счетчика 4. С выходя регистра 5 адреса информация поступаетна адресный вход блока 1 памяти,Далее на ЦВМ запускается тестируемая программа, Поскольку устройствоподключено к адресной магистрали иуправляющей линии "чтение" ЦВМ 15паралл лько с ПЗУ 16, то одновремен-.но с обращением ЦВМ 15 к некоторомуадресу за командой или операндомпроисходит считывание по тому жеадресу информации из блока 1 памяти,Число, ,"читанное из блока 1 памяти,поступает на первый вход сммяторя2 1 де к нему прибавляется единица,постоянно подаваемая (схемной реализацией) на второй вход сумматора 2,Получившееся число за.письгвается вблок 1 памяти по тому же адресу посигналу записи формируемому изсигнала считывания, задержанногоэлементом Э задержки, элементом И 10.Время задержки элемента 3 задержкивыоирается равным сумме времени считывания данных из блока 1 памяти ивремени обработки этих данных насумматоре 2,Таким образом, каждая ячейкаблока 1 памяти работает как счетчикчисла обращений к ней, Разрядностьблока 1 памяти соответствует максимально допустимому числу обращений к какой-либо команде (операнду)для тестирования програьщ. ,".бьемблока 1 памяти равен объему ПЗУ 16,Во втором режиме при конвейерномметоде выборки счетчик 4 может работать в режимах счета и параллельногозанесения. Предварительно счетчикобнуляется (не показано),Далее на ЦВМ за ускается тестируемая программа., По переднему Фронт сигнала синхронизации обмена счетчик 4 прибавляет к своему содерю14 Р 5686 мена. 3035 40 45 50 первого режима. 8 НИИПИ Заказ 4772/48 Тираж 704 Подписное Ужгород, ул, Проектная, 4 Прокзн,-полигр. пр-тке, г. мому единицу, Сигнал синхронизациичерез элемент 7 задержки поступаетна разрешающий вход схемы 6 сравнения, По переднему Фронту сигналасинхронизации обмена триггер 9 сбрасывается, Если значение адреса намагистрали ЦВМ 15 и значение числав счетчике 4 не равны, схема б сравнения вырабатывает сигнал, которыйустанавливает триггер 9 и переводитсчетчик 4 в режим параллельного занесения, сигнал с инверсного выходатриггера 9 блокирует выработку сигнала "Запись" через элемент И 1 О.По заднему фронту сигнала синхронизации обмена адрес текущего обменапереписывается в регистр 5 адреса.Если адрес следующего обмена большеадреса предыдущего обмена на единицу, числа на информационных входахсхемы б сравнения равны, триггер 9,сброшенный по переднему Фронту сигнала синхронизации обмена, не устанавливается, а сигнал "Запись" поступает на блок 1 памяти, причем запись информации в блок 1 памяти происходит го адресу предыдущего обПоследовательность чтения и записи блока 1 памяти и работы сумматора во втором режиме аналогична последовательности чтения и записи блока 1 памяти к работе сумматора Формула изобретения Устройство для проверки полноты тестирования программ, содержащее блок памяти, сумматор и первый элемент задержки причем .вход запуска проверки устройства соединен с входом чтения блока памяти и входом первого элемента задержки, информационный выход блока памяти соединен с входом первого операнда сумматора, вход второго операнда которого соединен с входом единичного потенциала устройства, выход сумматора соедкнен с информационным входом блока памя 10 15 20 25 тк, о т л и ч а ю щ е е с я тем,чта, с целью расширения области применения за счет обеспечения контроля программ в ЭБМ с конвейернойвыборкой, в нега введены счетчик,регистр адреса, схема сравнения,второй элемент залержки, элементНЕ, триггер, элемент И, с первогопа четвертый переключатели, причемвход адреса команды устройства соединен с информационным входом счетчика и первым информационным входомсхемы сравнения, информационныйвыход счетчика соединен с вторыминформационным входом схемы сравнения и информационным входом регистра адреса, вход синхронизации устройства соединен с размыкающим контактом первого переключателя, с тактовым входом триггера, через элемент НЕ с размыкающим контактом второго переключателя и через второйэлемент задержки с замыкающим контактом второго переключателя и стактовым входом схемысравнения, выход несравнения которой соединен сединичным входом триггера и с размыкающим контактом третьего переключателя, общий и замыкающий контакты которого соединены соответственно с входом записи счетчика ишиной единичного потенциала устройства, общий и замыкающий контактыпервого переключателя соединены соответственно со счетным входом счетчика и шиной нулевого потенциалаустройства, общий контакт второгопереключателя соединен с входом записи регистра адреса, выход которогосоединен с адресным входом блокапамяти, инверсный выход триггерасоединен с размыкающим контактомчетвертого переключателя, общий изамыкающий контакты которого соединены соответственно с первым входом элемента И и шиной единичногопотенциала устройства, выход первого элемента задержки соединен свторым входом элемента И,выход которого соединен с входом записи блока памяти.