Устройство для контроля микропроцессорных систем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИН 9 А 1 119) (11) 51) 4 С 06 Р 11 САНИЕ ИЗОБРЕТЕ нженеро ягинов во СССР 6, 1983 нян Е.С тики,7-12,М,:(54) УСТРОЙСТВО ДЛЯПРОЦЕССОРНЫХ СИСТ(57) Изобретениезовано для контрфункционированиясистем. Цель изо КОНТРОЛЯ МИКР ЕМможет быть исполь ля правильности микропроцессорных ретения состоит ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ЛЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский институтжелезнодорожного транспор(56) Авторское свидетельс1134943, кл, С 06 Р 11/Пархоменко П.П., СогомОсновы технической диагноЭнергия, 1981, с. 253, ри расширении области применения за счет возможности контроля асинхр ных сигналов, Устроиство для контроля микропроцессорных систем содержит резервируемые микропроцессорные блоки 1,1 и 1.2, связанные между собой шиной обмена 1.3, а шинами данных 1.4 и 1.5 - с первым 2 и вторым 3 регистрами, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, 5 и 16, элемент И-НЕ 6,два элемента задержки 7 и 21, четыре счетчика 8, 11, 12 и 15, четыре элемента НЕ 9, 13, 14 и 17, счетчикДжонсона 18, построенный на четырех Р-триггерах 18. 1-18,4, блок 19 формирования сигналов записи, генератор 20 тактовых импульсов, элемент И 25, элемент ИЛИ 23, интегратор 24, элемент 26 индикации и блок 10 установки начального состояния 3 з.п. ф-лы, Ъ в 4 ил.юИзобретение относится к автоматике и вычислительной технике и предназначено для контроля правильностифункционирования микропроцессорныхсистем,Цель изобретения - расширение области применения за счет возможностиконтроля асинхронных сигналов,На фиг. 1 представлена структурная схема устройства для контролямикропроцессорных систем; на фиг. 2 -структурная схема блока формированиясигналов записи и временная диаграмма его работы; на фиг. 3 - схема 15блока установки начального состоянияи временная диаграмма его работы;на фиг. 4 - временные диаграммы работы устройства,Устройство содержит первый 1.1 и 20второй 12 резервируемые микропроцессорные блоки, шину 1.3 обмена и шиныданных; первого 1,4 и второго 1.5резервируемых микропроцессорных блоков, первый 2 и второй 3 регистры, 25второй 4 и третий 5 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ 6, первыйэлемент 7 задержки, первый счетчик8, первый элемент НЕ 9, .блок 10 установки начального состояния, третий11 и четвертый 12 счетчики, второй13 и третий 14 элементы НЕ, второйсчетчик 15, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, четвертый элемент НЕ 17,счетчик Джонсона 18, содержащий первый 18,1, второй 18,2, третий 18,3и четвертый 18.4 триггеры, блок 19формирования сигналов записи, информационный вход 19.1 и вход синхронизации 19,2 блока формирования 40сигналов записи, первый 19.3 и второй 19.4 выходы блока формированиясигналов записи, генератор 20 тактовых импульсов, второй элемент 21задержки, запоминающий блок 22, содержащий элемент ИЛИ 23, интегратор24 и элемент И 25, элемент индикации 26 и выход 27 устройства.Блок 19 формирования сигналов записи (фиг, 2) содержит первый 28,второй 29 и третий 30 триггеры, первый 31 и второй 32 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,Блок 10 установки начального состояния (фиг. 3) содержит триггер 33,55резистор 34 и конденсатор 35,Устройство работает следующимобразом,Микропроцессорные резервируемые блоки работают по своей программе и ьт своих задающих внутренних генераторов, после выполнения фрагмента программы микропроцессорные блоки обмениваются промежуточными результатами и после окончания процедуры обмена выставляют на шине данных контрольное слово. Микропроцессорный блок 12 выдает сигнал смены информации на шине данных, который поступает на вход 19, 1 блока 19 формирования сигналов записи, на выходах 19.3 и 19.4 которого формируются сигналы длительностью в период тактового сигнала, который вырабатывается на выходе счетчика 15 (временная диаграмма на фиг, 2). По сигналу записи разрешается параллельная запись в регистры 2 и 3, а информация с шин 1,4 и 1.5 данных записывается в регистры по заднему фронту тактовых сигналов, поступающих с выходов счетчиков 15 и 8 соответственно. По окончании сигнала записи регистры 2 и 3 переводятся в режим последовательного сдвига информации, при этом за счет соединения выхода регистра со своим входом последовательной записи информация о контрольном слове не теряется в течение времени, необходимого для последовательного сравнения всех разрядов контрольного слова.Сравнение осуществляется с помощью элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на один вход которого поступают сигналы с выхода регистра 2 и на второй вход с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, который инвертирует сигнал с выхода регистра 3, когда на его втором входе, соединенном с выходом переноса счетчика 8, присутствует сигнал "1", и повторяет сигнал с выхода регистра 3 в случае сигнала нулевого уровня, В случае, когда на входах элемента 4 сигналы имеют значения "01" .или "10", на его выходе сигнал логической "1", который инвертируется элементом И-НЕ 6, задерживается элементом 7 и подается на вход обнуления счетчика 8, который при подаче уровня логического 0 подсчитывает импульсы с выхода генератора 20 тактовых импульсов.Счетчики 8 и 15 работают синхронно, так как тактируются одним генератором 20. Их начальная синхрони 1425679зация достигается следующим образом. При включении питания начинается заряд конденсатора 35 (фиг. 3) в блоке 10 установки начального сос-, тояния через резистор 34, но так как постоянная времени этой цепи много больше, чем время нарастания напряжения питания, то на входе Р-триггера 33 будет иметь место в течение времени (г. " ) потенциал меньше порогового напряжения уровня логической "1", который обеспечит установку Р-триггера 33 в единичное состояние, Этот сигнал преобразуется инвертором 9 в сигнал логического "0" и устанавливает счетчики 11 и 12 и счетчик Джонсона 18 в нулевое состояние, При этом на выходе элемента И-НЕ 6 появляется сигнал логической "1", который. через элемент 7 задержки устанавливает счетчик 8 также в нулевое состояние. Все эти счетчикинаходятся в заторможенном состоянии, кроме счетчика 15, который подсчитывает импульсы от генератора 20 с выхода его старшего разряда, через элемент НЕ 14 импульсы поступают на вход 19,2 блока 19 формирования сигнала записи, в тот момент, когда резервируемый микропроцессорный блок 1.2 установит первый раз сигнал занесения контрольного слова в регистры 2 и 3, на выходе 19.3 появится импульс длительностью, равной периоду сигнала с выхода счетчика 15, по переднему фронту которого .триггер 33 устанавливается в нулевое состояние, так как его 0-вход подключен к общей шине источника питания.В результате этого счетчики 8, 11, 12 и 18 растормаживаются, но поскольку сигнал обнуления счетчиков заканчивается в момент, когда счетчик 15 досчитал до своего максимального значения, на его выходе появился сигнал переноса, который через элемент 21 задержки обнуляет счетчик 15, поэтому оба счетчика 8 и 15 с приходом следующего тактового импульса от генератора 20 работают синхронно и синфазно, Соответственно счетчики 11, 18 и 12 также работают синхронно. Счетчик 12 имеет на два разряда больше, чем счетчик 11, при этом частота сигнала на выходе элемента НЕ 17 в четыре раза вьппе, чем на выходе счетчика 12 (фиг. 4), 30 35 исправной работе,40 45 50 55 10 15 20 25 Сигнал с выхода элемента НЕ 17 поступает на входы синхронизации второго и четвертого П-триггеров счетчика Джонсона 18, на входы синхронизации первого и третьего 0-триггеров ко-, торого поступает сигнал с выхода блока 19 формирования сигналов записи, При этом программное обеспечение построено таким образом, что каждое занесение контрольного слова в буферные регистры 2 и 3 должно быть не реже, чем за временной интервал, равный периоду сигнала на выходе счетчики 11, при этом момент появления сигнала записи произволен (фиг, 4) и зависит от длительности выполнения каждого из фрагментов программы, после которого формируется контрольное слово. В результате этого на выходе счетчика Джонсона формируется сигнал, инверсный сигналу на выходе счетчика 12 и на выходе элемента ИСКЛЮЧАЮЩЕЕ ЩЛЩ 16 формируется сигнал логической "1" (фиг. 4), который запоминается запоминающим блоком на трехвходовомэлементе И 25, элементе ИЛИ 23 и интеграторе 24, а на выходе устройства 27 Формируется высокочастотныйсигнал, поступающий с выхода элемента НЕ 13 на третий вход элементаИ 25, этот сигнал соответствует исправной работе устройства, на элемент 26 индикации поступает высокочастотный сигнал, также сигнализирующий об В случае, если произошел отказ в одном из контролируемых микропроцессорных блоков или элементов устройства (появление константы "1" или "0" на выходе), прекращается на.некоторое время работа счетчиков, что приводит к их рассинхронизации и на выходе устройства появляется сигнал логического "0", что соответствует неисправной работе устройства,На временной диаграмме (фиг.4) рассмотрен отказ, выразившийся в том, что в момент времени 1, не произошло программное занесение конт- рольного слова в буферные регистры 2 и 3, при этом в них сохранилось предыдьпцее контрольное слово и элемент ИСКЛЮЧАЮЩЕЕ ИЛЩ 4 этой неисправности выявить не может, но так какна первый и третий В-триггеры счетчика Джонсона не поступил счетныйимпульс с выхода блока 19, то он затормозился, в результате в моментвремени С сигналы на входах элемента ИСКЛЮЧАЮЕЕ ИЛИ 1 б стали одинаковыми (должны быть взаимоинверсны приисправной работе), и на его выходе, его выходе появляется сигнал логичес кого "О 1, который передается на выход, ,элемента ИЛИ 23, так как на выходе 1 Облока 10 установки начального состоя ния имеет место сигнал логического"О" (фиг. 3), В результате этогоэлемент И 25 запирается и на выходе27 устройства появляется сигнал ло гического "О",Восстановление устройства можетпроизойти только после вмешательства обслуживающего персонала. Самопроизвольное появление сигнала на вы О,если далее микропроцессорные блокифункционируют правильно.Формула изобретения 251, Устройство для контроля микропроцессорных систем, содержащее блок установки начального состояния, пер,вый элемент ИСКЛОЧАЮЩЕЕ ИЛИ, элемент индикации, запоминающий блок, выход которого соединен с входом элемента индикации, выход первого элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с входом установки в "О" запоминающего блока, ход установки в 1 которого соедии и 35 нен с выходом блока установки начального состояния, о т л и ч а ю - щ е е с я тем, что, с целью расширения области применения за счет возможности контроля асинхронных сигналов, оно содержит первый и второй регистры, блок формирования сигналов записи, второй и третий элементы ИСКЛОЧАЖЩЕЕ ИЛИ, элемент И-НЕ, первый и второй элементы задерйки, с первого по четвертый элементы НЕ, с первого по четвертый счетчики, с первого по четвертый триггеры и генератор тактовых импульсов, информацион 50 ные входы параллельной записи первого и второго регистров являются информационными входами устройства для подключения к шинам данных соответственно первого и второго резервируемых микропроцессорных блоков, выход первого регистра соединен со своим информационным входом последовательной записи и первым входом второго элемента ИСКЛЮЧАК%ЕЕ ИЛИ, выходкоторого соединен с первым входом.элемента И-НЕ, выход которого черезпервый элемент задержки соединен свходом сброса первого счетчика, выход переноса которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединенс вторым входом второго элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго регистра соединен со своим информационнымвходом последовательной записи ивторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный вход блокаформирования сигналов записи является входом устройства для подключенияк выходу сигнала смены информации нашине данных второго резервируемогомикропроцессорного блока, выход генератора тактовых импульсов соединенсо счетными входами первого и второго счетчиков, выход блока установкиначального состояния через первыйэлемент НЕ соединен с вторым входомэлемента И-НЕ, с входами сбросатретьего и четвертого счетчиков и сН-входами с первого по четвертыйтриггеров, выход первого триггерасоединен с В-входом второго триггера, выход которого соединен с П-входом третьего триггера, выход которого соединен с Э-входом четвертоготриггера, инверсный выход которогосоединен с Р-входом первого триггера, прямой выход четвертого триггерасоединен с первым входом первогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второйвход которого соединен с выходомстаршего разряда четвертого счетчика,первый выход блока формирования сигналов записи соединен с входом разрешения записи первого регистра, свходом синхронизации блока установкиначального состояния и входами синхронизации первого и третьего триггеров, второй выход блока формированиясигналов записи соединен с входомразрешения записи второго регистра,выход старшего разряда первого счетчика через второй элемент НЕ соединенсо счетным входом третьего счетчикаи входами синхронизации второго регистра и запоминающего блока, выходстаршего разряда второго счетчикачерез третий элемент НЕ соединен сосчетным входом четвертого счетчикаи входами синхронизации блока формирования сигналов записи и первогорегистра, выход старшего разряда третьего счетчика через четвертый элемент НЕ соединен с входами синхронизации второго и четвертого триггеров, выход запоминающего блока является выходом устройства, выход переноса второго счетчика через второй элемент задержки соединен со своим входом сброса.2. Устройство по.п. 1, о т л и - ч а ю щ е е с я тем, что запоминающий блок содержит элемент И, элемент ИЛИ и интегратор, первый и второй входы элемента И являются соответственно входом синхронизации ивходом установки в "О" запоминающегоблока, выход элемента И является выходом запоминающего блока и черезинтегратор соединен с первым входомэлемента ИЛИ, второй вход которогоявляется входом установки в "1" запоминающего блока, третий вход элемента И соединен с выходом элементаИЛИ,3. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок ус- .тановки начального состояния содержит триггер, конденсатор и резистор,причем вход синхронизации триггераявляется входом синхронизации блокаустановки начального состояния, Р 10 вход триггера подключен к шине нулевого потенциала устройства, Б-входтриггера через резистор подключен кшине питания устройства и через конденсатор к шине нулевого потенциалаустройства, выход триггера являетсявыходом блока установки начальногосостояния,4. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок формирования сигналов записи содержиттри триггера и два элемента ИСКЛЮЧАК 1 цЕЕ ИЛИ, причем вход синхронизацииблока подключен к входам синхронизации с первого по третий триггеров,Р-вход первого триггера является информационным входом блока, прямой 20 выход первого триггера соединен с Рвходом второго триггера и .первым входом первого элемента ИСКЛЮЧАЮЩЕЕИЛИ, второй вход которого соединен свыходом второго триггера, инверсный 25 выход первого триггера соединен сР-входом третьего триггера и первымвходом второго элемента ИСКЛЮЧАЮЩЕЕИЛИ, второй вход которого соединен свыходом третьего триггера, выходы 30 первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственнопервым и вторым выхопами блока,1425679 аа емСоставитель Д,ВанюхинТехред А,Кравчук Корректор А.О едактор А.Шандо каз 4771/47 ственно-полиграфическое предприятие, г, Ужгород, ул. Гроектная,ро Тираж 704 ВНИИПИ Государственного ком по делам изобретений и о 035, Москва, Ж, Раушская