Патенты с меткой «ортогонального»

Номер патента: 555404

Опубликовано: 25.04.1977

Авторы: Будько, Дворников, Лосев

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...сцгалов с первого блока задержки. Второй блок задержки осуществняе 1. задержку разнос(ного сигнала с выхода арифметического блока ца время, равное времени эд- Г(ержки в нервом блоке задержки, и )длержку чисел вдвэе больших, чем в первом блоке задержки. Йыя(ць(е сигналы и устройсвс выд(отся таким образом, что суммарный сигцдн от арифметического блока и разностный сигнал от второго блока задержки чередуются с временным интервалом, равным времени задержки н блоках задержки. На каждом последующем этапе преобразования канал единичного преобразования содержит блоки эа. держки на время вдвое боныпее, чем ца предыдущем этапе, и длЯ храпения чисел вдвое боныиих, чем на предыду 1 цем этапе. Число этапов преобра. зования зависит от...

Номер патента: 573889

Опубликовано: 25.09.1977

Авторы: Лютов, Малыгин, Носенко

МПК: H04B 3/20

Метки: вокодера, гармонического, ортогонального, эхозаградитель

...приема под. ключен ко входу синтезатора 10 гармонического ортогонального вокодера, выход которого через прерыватель 9 тракта приема подключен ко второму 40 выходу блока 7 управления и ко входу диФФеренциальной системы 1.Эхозаградитель гармонического ортогонального вокодера работает следующим образом. 45. Речевой сигнал от абонента посту" пает через дифференциальную систему 1 и балансный контур 2 в тракт передачи на вход анализатора 3 гармонического ортогонального вокодера. Анализатор 3 представляет собой последовательно соединенные гребенку полосовых Фильтров, линейные детекторы, реэистивную матрицу и анализатор фТон"шум, Иэ выхода анализатора 3 формируются сигнал-параметр вокодера и сигнал Тон-шум, которые в циФровой форме поступают на...

Номер патента: 620974

Опубликовано: 25.08.1978

Авторы: Будько, Дворников, Лосев

МПК: G06F 17/14

Метки: ортогонального, преобразования, уолшу

Номер патента: 653756

Опубликовано: 25.03.1979

Автор: Хаскин

МПК: H04J 11/00

Метки: ортогонального, преобразования, сигналов

...8 и 9 1 О сигналов подключены к вторым входам 5соответственно первого и второго выходных формирователей 8 и 9 сигналов, апервые выходы 4 третьег и четвертоговыходных формирователей 10 и 11 сиг налов подключены к вторым входам 5соответственно четвертого и третьего ,выходных формирователей 11 и 10 сигналов, .Причем первые выходы 4 выходных формирователей 8-11 сигналов яв О ляются выходами 12, а девятый входблока 7 предварительного суммированиявходом 1 3 устройства. Работа предлагаемого устройства поясняется с помощью алгоритма его функционирования, Выполнение ортогонального преобразования, соответствующего 1- й строке матрицы Уолша-Адамара, заключается в умножении вектора входных данных М размерности И на матрицу...

Номер патента: 911661

Опубликовано: 07.03.1982

Авторы: Березин, Паламарчук, Петров

МПК: H01P 7/00

Метки: ортогонального, резонансная, свч, типа

...и расположенными на росстоянии четверти рабочей длины волны от торцовых стенок резонатора ) 2),Стержни действуют как торцовыестенки резонаторов для соответствующей поляризации волны, но являютсяпрозрачными для волны с противоположной поляризацией.Основным недостатком известнойконструкции является то, что областьоднородного СВЧ;поля сосредоточенав узкой части объема резонатора ортогонального типа вдоль его геойетрической оси. Параметр степени однородности распределения СВЧ (Р),15 например, для волновода с квадратнымсечением,определяемый для типовволн НО и Н как отношениейф 2 кЕк+Е в 1 п (а к) +з 1 п (а у)Ез 2огде Е - напряженность электрическо-ого поля на центральной осиволновода;Е - составляющая электрического поля волны НЕ...

Номер патента: 922721

Опубликовано: 23.04.1982

Авторы: Докучаев, Зенцов, Свиньин, Смолов

МПК: G06F 17/14

Метки: ортогонального, преобразования, уолшу

...п 1 ах.т" х 1,К20 За счет незнацительного количественного усложнения схемы известногоустройства без нарушения ее однородности (вместо 2 - 1 регистров сдвигаИи стольких же сумматоров-вычитателей25 в предгагаЕмом устройстве используются 2 регистров сдвига и столькоже сумматоров-вычитателей) удалось. расширить область применения предлагаемого. устройства. Этому расширениюЗ 0 сопутствует либо увеличение точностипредставления анализируемого сигнала,либо при Фиксированной точностиувелицение быстродействия за счетприменения предлагаемого изобретения. 35 Формула изобретения 40В результате через 211+1 тактов после поступления на вход устройстВа ПЕРВОГО ОтСЧЕта т(Х 0) На ПаРаЛ- лельных выходах устройства сформируются 2 " коэффициентов...

Номер патента: 951320

Опубликовано: 15.08.1982

Авторы: Докучаев, Зенцов, Свиньин, Смолов

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...25 граф преобразования для и=3.Устройство содержит блок формирования временных интервалов 1, блокиэлементов И 2, блоки элементов ИЛИ 3,регистры 4, сумматоры-вычитатели 5) ЗО 2 значений дискретного входного сиг 951320нала параллельно обрабатываются эа и итераций методом быстрого преобразования Уолша-Адамара, Обработка происходит эа и тактов работы устройства.Как видно по конфигурации сигналь ного графа (фиг.2), вычислительный процесс для реализации быстрого преобразования Уолша-Адамара должен содержать п одинаковых итерационных циклов. Существенно, что оказывается 10 )возможным испольэовать для хранения исходного вектора, промежуточных векторов и, наконец, результирующего вектора одни и те же регистры.Устройство работает следующим...

Номер патента: 1061150

Опубликовано: 15.12.1983

Автор: Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, хаару, цифровых

...второго переключателя, выходы первого и второго переключателей подключены ко входам арифметического блока, выходы суммы и разности которот го подключены к информационным вхо- . дам третьего и четвертого переключателей соответственно,-й выход третьего переключателя через соответствующий блок задержки второй группы подключен к+ 1) - му информационному входу первого переключателя, И -й выход третьего переключателя подключен к первому информационному входу пятого переключателя, 1 -й выход 1 = 1, , И). четвертого переключателя подключен ко входу первого регистра сдвига в 1-м блоке сдвига первой группы, вы,ходы регистров сдвига в-м блоке сдвига первой группы подключены ко входам одноименных регистров сдвига в-м блоке сдвига второй группы,...

Номер патента: 1098005

Опубликовано: 15.06.1984

Авторы: Агаян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...десять содержитвосемнадцать последовательно соединенных элементов задержки первойгруппы, элемент задержки второй группы, четыэе коммутатора, три арифметических узла и сумматор, причемвход первого элемента задержки первой группы является информацион 10 ным входом блока, вход и выходпервого элемента задержки первойгруппы, а также выходы второго,третьего, пятого, шестого, седьмоговосьмого, десятого, одиннадцатого,двенадцатого, тринадцатого, пятнадцатого, шестнадцатого, семнадцатогои восемнадцатого элементов задержкипервой группы подключены к информационным входам первого коммутатора,выход которого подключен ко входупервого арифметического узла, выходкоторого подключен к первому информационному входу второго коммутатораи через элемент...

Номер патента: 1104527

Опубликовано: 23.07.1984

Авторы: Кокаев, Смолов, Тарасов, Темирханов

МПК: G06F 17/14

Метки: ортогонального, преобразования, уолшу

...соединены с выходом переполнениярегистра 7 сдвига, с вторым входомтриггера 12 и с управляющим входомкоммутатора 6 тактовых импульсов,тактовый вход которого являетсятактовым входом устройства и соединенс первым входом триггера 12. Выходырегистров 2 соединены с информационными входами соответствующих преобра"зователей 3 прямого двоичного кодав обратный, выходы которых соединеныс входами суммирующего блока 4, вь 1 ход которого соединен с. входом первого сумматора 5 с ускоренным рвспространением переносов, выкод которогоявляется первым выходом устройстваи соединен с входом буферного регистра 10 и с первым входом второго сумматора 9 с ускоренным распространением переносов. Управляющие входы преобразователей 3 прямого двоичного...

Номер патента: 1107134

Опубликовано: 07.08.1984

Авторы: Максимов, Свиньин

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...группа элементов ИЛИ, группа элементов ИЛИ-НЕ, первая и вторая группы элементов 1,причем тч старших разрядов информаци 45оннЬго выхода т,-го (ъ=1,2) регистра соединены соответственно с входами ,-га элемента ИЛИ группы,-ыйвход К-го К;-4 иэлемента И пер - )вой группы подключен к выходу К -го(ц таково, что в двоичном коде ц50находится у единицы) элемента ИЛИгруппы,-ый вход к-го элемента ИЛИ-НЕгруппы подключен к выходу ц -го (Ктаково, что в двоичном коде К дальше, чем у единицы) элемента ИЛИ груп55пы, первый и второй входы К -го элемента И второй группы подключены соответственно к выходам К -го элемента И первой группы и К-го элемента ИЛИ-НЕ. группь 1, выходы элементов И второй группы и выход-го ( таково, что двоичный номерсостоит из всех...

Номер патента: 1116435

Опубликовано: 30.09.1984

Авторы: Агаян, Матевосян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, функциям, хаара, цифровых

...Эп является информационным выходом 10 устройства.Управляющие входы арифметических 45 узлов 11, -11 и переключателей12 -12 подключены к соответствующим выходам блока 7 .синхронизации.Тактовые входы и выходы 13 и 14 разрешения записи второй группы ре гистров 5 -5 сдвига подключены к соответствующим выходам блока 7 синхронизации.Арифметический узел 9 каждого вычислительного блока содержит сумма тор 15, имеющий Е информационных вхо- дов, и коммутатор 16, имеющий 2 Минформационных входов и Е выходов,7цпы входного вектора на оставшиеся %-1 строки матрицы А являются элементами выходного ветора 1. -го эта 1 па с номерами с К " ю+1 по К+21 И Тад 5Для вычислений на каждом 1-м этагге используются первые 1=1 .элементы входного вектора 1; остальные...

Номер патента: 1136181

Опубликовано: 23.01.1985

Автор: Устенко

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, фурье-чебышеву, цифровых

...адреса и выходу (Р+1)-го разряда счетчика второго .блока вычисления адреса, выходы (Р+1)- го разряда счетчиков первого и второго блоков вычисления адреса подключены к входам разрешения считывания 3соответственно третьего и второго блоков памяти, а выход третьего элемента И первого и выход второго элемента И второго блоков вычисления адреса подключены к входам разрешения считывания соответственно первого и четвертого блоков памяти, выход первого элемента И первого блока вычисления адреса подключен к входу элемента задержки блока формирования управляющих импульсов, выход генератора тактовых импульсов которого подключен к счетному входу счетчика первого блока вычисления адреса, выход (Р+1)-го разряда счетчика котороЭ 1136181 бго...

Номер патента: 1234847

Опубликовано: 30.05.1986

Авторы: Титовская, Титовский, Шмидт

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...1/2 адресах 1 О в блоке 13, В течение следующихБ тактов (вторая половина первойили последующей нечетной итерации)сумматор 11 работает в режиме вычитания, поэтому в (К+2)-м такте вблок 13 записывается разность Х, -Ха в конце итерации во второй половине блока 13 оказываются записанными Б/2 разностей, Такая работасоответствует графу преобразований 20 (Фиг4)На второй итерации (и аналогичнона всех четных итерациях) устройство работает аналогично, на ролиблоков 12 и 13 взаимна изменяются.25 В качестве исходных данных выступают промежуточные результаты вычислений, накопленные в блоке 13.По окончании и-й (11-2") итерации коэффициенты преобразования С ,С Щ оказываю" ся. записанными в блоке 12,цвгавьх ре истров .Тактовая частота задается...

Номер патента: 1325510

Опубликовано: 23.07.1987

Авторы: Золотой, Садыхов, Чеголин, Шаренков

МПК: G06F 17/14

Метки: ортогонального, преобразования, уолшу

...где + - комйлексное сопряжение.Матрица Уолша действительна, симметрична и ортогональна, поэтому+ (3 1) Ч (19.1) ч (1. ) фСледовательно, для разложения в ряд и восстановления функции можно использовать одни и те же структуРы быстрых алгоритмов с учетом множите" ля М . Если учесть, что для размерности М = 2 (11 = 1,2, ,) быстрый вычислительный алгоритм содержит 1 оя М шагов, то достаточно на каждом из шагов вычислительного алгоритма умножить результат вычислений на 1/2.В предлагаемом устройстве режим работы (разложение в ряд или восстановление функции) задается сигналом на управляющем входе 4,Рассмотрим работу устройства на примере вычисления коэффициентов разложения Б,.Формула изобретения Устройство для ортогонального преобразования по...

Номер патента: 1509930

Опубликовано: 23.09.1989

Авторы: Галич, Зенцов, Кухарев

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...единичный сигнал, который пропускает очередной импульс с выхода 7 на элемент ИЛИ через открытый элемент И,. Затем этот импульс "разделяется нужным образом" элементами И 21- 24, управляемыми значениями (1-1)-го(начиная с этой итерации число отсчетов становится равным Ю).Элементы И в каждом канале единич,- ного преобразования играют роль вык-, лючателей, запрещающих передачу операндов с выхода элементов задержки на арифметический блок и тем самым на выполнение соответствующей арифметической операции на определенном такте. Подача единичного управляющего сигнала на элемент И разрешает передачу операнда и выполнение операции, подача нулевого сигнала - нет.Соответствие между конфигурацией графа ортогонального преобразования,...

Номер патента: 1571610

Опубликовано: 15.06.1990

Автор: Исмагилов

МПК: G06F 17/00, G06F 17/14

Метки: адамару, ортогонального, преобразования, уолшу

...с выходов делителя 15 частоты, которые объединяются с выходным импульсом одновибратора 1 на элементе ИЛИ 18.На Фиг, 3 представлены диаграммыработы блока 7 синхронизации.На диаграммах 1 и 2 представленысоответственно сикхроимпульс, посту"пающий на вход запуска устройства, импульс с выхода элемента 12 задержки.На диаграммах 4-7 показаны соответственно сигналы с выходов генератора 13, триггера 14, делителя 15частоты, делителя 16 частоты и Формирователя 17 короткого импульса.На диаграмме 3 показан стробирующий импульс с выхода одновибратора 10.В соответствии с используемым алгоритмом над входной выборкой данных, представляемой вектор-столбцом Г размерностью И, производится следующее преобразование:(1)где Г - вектор-столбец...

Номер патента: 1594561

Опубликовано: 23.09.1990

Автор: Исмагилов

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, хаару, цифровых

...2.4, 2.5 включеныв первое положение и через коммутатор 2,5 на выход 8 устройства поступают остальные (0-1) коэффициентовХаара с выхода второго блока 7 сдвига и т.д.5 15На этом (2 "-1)-м такте на вход занесения в регистры второго блока 7 сдвига подается стробирующий сигнал с выхода 12 блока 9 синхронизации и тактовым импульсом информация на входах параллельного занесения регистров сдвига записывается в них.Поясним работу устройства анализом расположения коэффициентов Хаара в регистрах сдвига первого и второго блоков при Ю 16. Содержимое регистров сдвига к началу 7-го и 8-го тактов некоторого д-го цикла преобразования приведено в таблице.В 7-м такте на входы занесения в регистры второго блока 7 сдвига подается разрешающий...

Номер патента: 1594563

Опубликовано: 23.09.1990

Авторы: Борисиков, Чистяков, Шомников

МПК: G06F 17/14

Метки: ортогонального, преобразования

...устройства, В .25;регистре 11 сдвига сигнал задерживается на один такт, в регистрах 1, 1.,сдвига - на два такта, в регистрах1 -1 сдвига - на четыре такта и,первом положении, то устройство выполняет ортогональное преобразование по Уолшу. Если коммутаторы включены во второе положение, то устройство выполняет ортогональное преоб,разование в базисе функций Велти.Во всех остальных случаях устройство,руют коммутаторы Зэв первом положении, а коммутаторы 3 р 3 - во втором положении. Тогда в 2" -м тактена выходах устройства одновременноформируются 2 коэффициентов преобразования последовательности 1 Х 1:=Х р ХрьХ+Х, - Х;+ Х+ Хф+ Хк- Х,+ Х,+ Хр гп Устройство ортогонального преобразования, содержащее 2"-1 сумматороввычитателей (2" - число...

Номер патента: 1603398

Опубликовано: 30.10.1990

Автор: Курилко

МПК: G06F 17/14, G06G 7/19

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...Уолша-Адамара: У 1 =Х +Х12 =. Х, - ХРезультат сложения 11 поступаетна вход блока 15 регистров сдвига, арезультат вычитания У 2 - на вход блока 16 регистров сдвига, Пара отсчетов оказывается одновременно на входах сумматора 11 и вычитателя 12 благодаря задержке на один такт в регистре 10 под действием управляющегосигнала 22, Результаты У 1 и У 2 записываются в блоки 15 и 16 регистровсдвига под действием управляющегосигнала 21 каждый второй такт работыустройства,По окончании первой (или нечетной)итерации источником данных для сумматора 11 и вычитателя 12 служат блоки15 и 16 регистров сдвига, а результаты записываются в блоки 13 (сумма У 1)и 14 (разность У 2) регистров сдвига.По окончании последней итерации с номером и (И=2 ) результат...

Номер патента: 1615742

Опубликовано: 23.12.1990

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...14 выводятся навыход коммутатора 10. При этом последний коэффициент х(Х) преобразования выводится на выход коммутатора 10 на (и+4) И/2-м такте, Коммутатор 10 унравляется сигналом "4" (фиг, 5) с выхода блока 11. Одновременно со считыванием коэффициентов преобразования происходит занесение через коммутаторы 1 и 2 в регистры 3 и 12 сдвига значений отсчетов входного сигнала из следующей выборки. Во время считывания коэффициентов преобразования коммутатор 1 подключается к информационному входу 15 устройства.Блок 11 на выходах Формирует управляющие сигналы у) уо (Фиг. 5), которые описываются с помощью логических Функций следующими уравнениями:у - сигнал с первого выхода формирователя 20 импульсов;у, (у,г)У(у,В г., );Уз" (6,у,3 г)Ч(Р Ду,3 г...

Номер патента: 1619298

Опубликовано: 07.01.1991

Авторы: Гнатив, Ширмовский

МПК: G06F 15/332

Метки: интервале, ортогонального, преобразования, сигналов, скользящем, уолшу, цифровых

...и вь)водятся на выход коммутатора 3 группы сумма и разность, разность и сум"1ма 2 , пар отсчетов, состоящих из пер -вых 21 отсчетов из предыдущей входной последовательности.С выхода (к)-го коммутатора 3группы данные поступают ня второйвход сумматора-вычитятеля 21 группыи на информационный вход регистра 1 КК группы с тактовой частотой 2 Г ,К-где задерживаются на 4 тактов, Втечение каждого такта работы регистра1группы, управляемого тактовым сиг -налом "7" с второго тактового входаустройства, в .нечетные такты черезкоммутатор 3 К группы в регистр 4заносятся суммы, представляющие собой коэАфициенты х (1) преобразования с нечетными номерами, упорядочен -ные по четным Аункциям Уолыа от г(ервой последовательности х(1) -х(И),а через...

Номер патента: 1661757

Опубликовано: 07.07.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G06F 7/38

Метки: каскадное, многоразрядных, операндов, ортогонального, сдвигов, типа

...младших разрядов на пять разрядов,тогда на входах разрядов входа 11 25установлены значения параметра сдвига соответственно 1-0-1, т,е, формирование результата на выходе 10 осуществлялось последовательно первойстрокой коммутаторов 1 (сдвиг на 1разряд), второй строкой коммутато 1 ов 1 (сдвиг на 0 разрядов) и третьейстрокой коммутаторов 1 (сдвиг на4 разряда), Выходы 18 дешифраторов 2аходятся в состоянии логического "О"(фиг. бг) и закрывают транзисторы 37подзаряда всех строк матрицы коммутаторов 1 и всех коммутаторов 5 группы,За счет разрешения сдвига высокимуровнем на входе 12 управляющие входы 21 и 22 передачи и сдвига коммутаторов 1 и 5 соответственно установлены в значении 0-1 в коммутаторах1 первой и третьей строки и первоми третьем...

Номер патента: 1815650

Опубликовано: 15.05.1993

Авторы: Байда, Воробьев, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/332

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...по нулевомусигналу на выходе 28 счетчика 2 через блоки14 и 16 последовательно поступят на первый и второй входы сумматора - вычитателя в следующем порядке:А 1 ИВ 1,А 2 иВ 2,АЗ иВЗ,А 4 иВ 4, В течение этих четырех тактов сумматор-вычитатель 3 будет функционировать в В первом такте будет сформирован отсчет С 1, по заднему фронту первого им 181565050 55 пульса через блок 22 по первому входу занесется в блок 5 сдвиговых регистров; аотсчеты А 1 и 81 по этому же импульсувновь по первому и второму входам соответственно занесутся в блок 4 сдвиговых регистров. Во втором такте будет сформированотсчет С 2, который через коммутатор 23занесется по второму вход в блок 5 сдвиговых регистров. Отсчеты А 2 и 82 вновь окажутся записанными в блок 4...

Номер патента: 1815651

Опубликовано: 15.05.1993

Авторы: Байда, Воробьев, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/332

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...записанными по новым адресам, при этом на первом и втором, выходах блока будут5 10 15 20 25 30 40 45 50 55 присутствоватьг и Вг соответственно.Во втором такте на выходы сумматора 5 и вычитателя 6 в соответствии с управляющими сигналами (см, фиг.2) поступят отсчеты Аг и Вг соответственно. Результаты1 1базовой операции занесутся по соответствующему тактовому импульсу; Сг по второ 1му, Ог - по четвертому входам во второй 41блок сдвиговых регистров. Третья и четвертая базовые операции первой итерации реализуются аналогично, Отличие состоит лишь в том, что входные отсчеты поступают на входы сумматора 5 и вычитателя 6 с третьего и четвертого выходов первого 3 блока сдвиговых регистров, К концу первой итерации во втором 4 блоке сдвиговых...