Дряпак

Номер патента: 1688252

Опубликовано: 30.10.1991

Авторы: Белицкий, Городецкий, Дряпак, Зайончковский, Носова, Палагин

МПК: G06F 13/36, G06F 15/00, G06F 15/78 ...

Метки: мультипроцессорной, процессор, системы

...39 по(триггер 34 находится в единичномпереднему фронту сигнала ОТВ на вхо- состоянии), происходит возврат к неде 43 при любом (своем/чужом чтении прерывному слежению эа состояниемили записи) обращении к системному 45 триггера 33, который предварительноЗУ. Процессор в команде ОЗС или в ре- Устанавливается в "1" путем обнуленияжиме слежения производит чтение сема- триггера 32, Затем триггер 32 долженфора н режиме чтение-модификация быть установлен в единицу для разре(пауза) - запись. Поэтому после чте- шения аппаратного слежения. Если сения семафора процессор, приступая к 50 майор при чтении оказался свободным,его анализу, не освобождает системную то процессор захватывает его и вышину, а удерживает ее низким уровнем ключает механизм...

Номер патента: 1465940

Опубликовано: 15.03.1989

Авторы: Дряпак, Ильченко

МПК: H03K 3/286

Метки: мдп-транзисторах, триггер

...7 триггера - нужную инфармаддддю, наг;рикер напряжение высокод о уровня. При этом инвертор 1 начнет переключаться в састсяние, саотдетствуднддее напряжению низкого уровня на выходной нине 9, логический гралзистар б инвертара 2 начнет закрываться, Одновременно с переключением инвертора 1 начинается заряд вы,ходной шины 10 прямого плеча через полностью отдрьдтьй нагрузочный транзистор 4 инвертора 2 за счет подачи на его затвор входного наыпряжения высокого уровня, Обратная связь в режиме записи информации в триггер практически не оказывает влияния ва счет значительно более высокого сопротивления транзистора 13 обратной связи па сравнению с сопротивлением открытого стробирующего транзистора 12, Аналогично производится запись информации,...

Номер патента: 1096650

Опубликовано: 07.06.1984

Авторы: Дряпак, Коминаров

МПК: G06F 11/08

Метки: последовательности, сигналов

...триггер 10 в сос гаяние "0", После окончания временной метки и при отсутствии сигнала ответа на входе 13 содержимое триггера 10 переписывается в триг650 35 40 3 1096гер 11 через элементы И 4 и 5, устанавливая последний также в состоя-,ние 0".Устройство фиксирует появлениесигнала (импульса обязательно одного) на входе 13 между двумя соседними метками, что являешься результатомправильного прохождения контролируемых сигналов. Если этот импульс пришел в интервале между метками, онустанавливает триггер 10 в состояние "1." по цепи: вход 13, элементИ 3, элемент ИЛИ 8, вход триггера 11Во время действия сигнала по входу13 состояние триггера 10 не меняется. 15После окончания импульса по входу 13содержимое триггера 10, равное единице,...

Номер патента: 1094071

Опубликовано: 23.05.1984

Авторы: Барашенков, Дряпак, Коминаров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...того, блок управления содержит регистр управляющих сигналов, регистр неисправности, группу элементов И, элементы ИЛИ, элементы НЕ и элемент задержки, вход которого и входы синхронизации регистра управляющих сигналов и регистра неисправности объединены и являются первым входом блока, вторым и треть" ии входом которого являются соответственно вход признака записисчитцвания и вход обращения регистра управляющих сигналов, установочный вход которого и установочный вход регистра неисправности объединены и являются четвертым входом блока, 094071 4 причем входы первого, второго итретьего элементов НЕ являются соответственно пять 1 м, шестым и седьмцивходами блока, первый и второй. вхо-.ды элементов И группы подключены.соответственно.к...

Номер патента: 1049907

Опубликовано: 23.10.1983

Автор: Дряпак

МПК: G06F 9/22

Метки: микропрограммное

...которыеопределяются состоянием трех полей3, 4 и 6 регистра 2 микрокоманд ивхода 10 условий,В первом режиме формируется адресследуюцей микрокоманды, равный со"держимому поля 5 регистра 2 микро".команд. Содержимое поля регистра 2 .поступает на входы элементов И 12непосредственно, а на входы элемен Отов И 11 - через элементы НЕ 8, Таккак в каждом разряде выходы элементов И 11 и 12 соединены соответственно с входами Р и 5 регистра 9 адресамикрокоманд, то при наличии единицна входе 10 условий, в полях 3,и нуля в поле 6 регистра 2 микроко"манд на всех остальных входах эле"ментов И 11 и 12 - также единицы, исодержимое поля 5 фиксируется в триг" 20герах И регистра адреса микрокоманд,Во втором режиме формируется адрес следующей...

Номер патента: 1026291

Опубликовано: 30.06.1983

Автор: Дряпак

МПК: H03K 3/286

Метки: мдп-транзисторах, счетный, триггер

...переноса, азатвор второго " к истоку шестого транзистора,сток третьего дополнительного транзистора подключен .к вине питания,затвор - к первой входной шине, аисток - к второй входной шине, стокитретьего и шестого транзисторов подключены к шине питания, эатворык первои входнои шине, сток второгоч чтранзистора подключен к шине сигнала переноса, а истоки второго и пятого транзисторов - к второй входнойшине.50На чертеже представлена электрическая принципиальная схема счетного триггера на МДП-транзисторах,зз В предлагаемом устройстве стокии затворы первого нагрузоцного транзистора 1 и второго нагруэочного трэн зистора 2 подключены к шине 3 питания1 О 20 30 40 45 50 55 истоки транзисторов 1 и 2 подкйюченц соответственно к стокам переключающих...

Номер патента: 960816

Опубликовано: 23.09.1982

Авторы: Городецкий, Дряпак, Евзович, Иванов, Палагин, Слободянюк

МПК: G06F 9/54

Метки: микропрограммного

...адреса. 20На чертеже приведена блок-схема устройства.Устройство содержит генератор 1, узел 2 формирования адреса, регистр 3 номера текущей странИцы РегистР 4 номера текущего поля, регистр 5 номера ячейки, регистр 6 номера страницы возврата, регистр,. 7 номера поля возврата, блок 8 управления, память 9 микрокоманд, память 10 адресон микрокоманд, элементы ИЛИ 11 и 12,элемент И 13, триггер 14.Устройство работает следующим об разом.В соответствии с адресом,посту.пающим из памяти 10, считывается 35 код очередной микрокоманды, который состоит из операционной и адресной частей. Код операционной части, состоящий в общем случае из нескольких полей, подается в функциональные, 40 например, арифметико-логические устройства, где он...

Номер патента: 951308

Опубликовано: 15.08.1982

Авторы: Гиляровская, Дряпак, Иванов, Палагин, Сыров

МПК: G06F 9/46

Метки: микропрограммного

...Формируяадрес следующей микрокоманры (естест.венная адресация), Естественная адресация осуществляется также, когдаоткрывается один из элементов И 11,12 и 9 и осуществляется передачаразрядов Я соответственно на внешнюю ЗОинформационную шину 18, на регистр15 или передача содержимого этогорегистра на вторые входы блока 3 через элемент ИЛИ 14,35Если открывается элемент И 13, разряды 6 поступают в младшие разряды 17 регистра адреса микрокоманды 2 под воздействием управляющего сигнала с выхода блока 19, образуя 40 адрес следующей микрокомайды способом принудительной адресации в преде.- лах сегмента микропрограммной памяти, номер которого определяется содержимым старших разрядов 16 регистра 2. Изменение номера сегмента осуществляется...

Номер патента: 943736

Опубликовано: 15.07.1982

Авторы: Дряпак, Кузнецов, Палагин, Сыров

МПК: G06F 15/16

Метки: данных, микропрограммная

...И 7 иэлементов И 11, первые входы которых 25подключены соответственно к единичномуи нулевому выходам триггера занятостигруппы 12. Триггеры занятости группы 12имеют нулевой и единичный установочныеуходы, подключенные к соответствующим ЗОвыходам обрабатывающего блока 1. Выходы элементов И 7 также подключенык соответствующим управляющим входамблока управления ( последовательностьюмикрокоманд) 13, имеющего вход блокировки, связанный с выходом элементаИЛИ 14. Ко входам элемента ИЛИ 14подключены выходы элементов И первойгруппы 11, Каждый обрабатывающий блокимеет шину условий 15, подключеннуюк соответствующим входам блока управления последовательностью микрокоманд13, выход которой подключен ко входублока микропрограммной памяти 8....

Номер патента: 943735

Опубликовано: 15.07.1982

Авторы: Алексеевский, Дряпак, Кургаев, Малиновский, Палагин, Цветов

МПК: G06F 15/00

Метки: микропроцессор

...команды, содержащей базовый адрес внутренних микрокоманд, код основных микроприказов, расшифровываемых дешифраторами.9 или 11 и дополнительный микроприказ. В соответствии с основными микроприказами выполняется цтение внешней микрокоманды из внеш- ней памяти по адресу, указанному в регистрах 12 и 13 и запись ее в регистр 14. Дополнительнь 1 й микроприказ увеличивает содержимое регистра 13, например, на "единицу" младшего разряда и открывает элемент И 24. Адрес следующей внутренней микрокоманды формируется из кода адреса, содержащегося в текущей внутренней микрокоманде, и кода внешней микрокоманды, поступающих с регистра 7 и регистра 14 и записывается в регистр 5. В соответствии с кодом регистра 5 из памяти 6 выбирается и принимается...

Номер патента: 943734

Опубликовано: 15.07.1982

Авторы: Белицкий, Городецкий, Дряпак, Евзович, Кургаев, Палагин

МПК: G06F 15/00

Метки: микропроцессор

...чтениеиэ внешней памяти и интерпретацию команды. 25Микрокоманда на регистре 7 состоитиэ опереционной н адресной частей. Операционная часть представляет собой совокупность независимо закодированных полей основанных и.дополнительных микро- З 0приказов, первые из которых декодируются дешифраторами 8 и 21.Дешифратордополнительных микроприказов на чертеже не показан. Дополнительные микроприказы в микрокомандах, реализующихосновные команды процессора, не вырабатываются, Адресная часть (поле) содержит код адреса следующей микрокоманды или базовый адрес группы следующих мнкрокоманд,В соответствии с основными микроприкаэами читается из внешней памяти и записывается в регистр 1 код команды,Микроприказы условий с выходов элементов ИЛИ 17...

Номер патента: 943732

Опубликовано: 15.07.1982

Авторы: Алексеевский, Дряпак, Коминаров

МПК: G06F 11/22

Метки: выполнения, программы, тестовой

...и устанавливает триггер 7 в состояние "0". После окончания временной метки содержимое триггера 7 переписывается в триггер 8 элементы45И 4 и 5. Причем перепись осуществляется в течение всего интервала междувременными метками и прерываетсясигналом метки, приходящим с элемента НЕ 1. Если триггер 7 в интер- .вале между метками изменяет свое состояние, то изменяет свое состояниесоответственно и триггер 8,Тестовая программа выполняетсяв любой части временного интерваламежду двумя соседними метками, Результатом правильного прохождениятестовой программы является появле 2 1ние импульса реакции на тесты навходе 12. Если этот импульс поступает в интервале между метками (в противном случае он блокируется на элементе И 2 сигналом наличия...

Номер патента: 943727

Опубликовано: 15.07.1982

Авторы: Денисенко, Дряпак, Кузнецов, Кургаев, Палагин, Прядилова

МПК: G06F 9/46

Метки: микропрограммное

...с выходов регистра 2.По начальному коду регистра 3 ( в общемслучае отличному от нулевого) с выходов блока памяти микрокоманд 1 снимается и записывается в регистр 2 код микрокоманды, реализующей чтение из внешней памяти и интерпретацию команды. Микрокоманда на регист". ре 2 состоит из основных и дополнительных микроприказов, микроприказов условий и базового адреса группы сле о дующих микрокоманд, Дополнительные микроприказы в микрокомандах, реализующих основные команды процессора, не вырабатываются. В соответствии с основными микроприказами читается из внешней памяти и подается на первый вход первой группы элементов ИЛИ код команды. Иикроприказы условий открывают соответствующие элементы И 1. Адрес следующей микрокоманды Форо...

Номер патента: 750490

Опубликовано: 23.07.1980

Авторы: Дряпак, Коминаров, Собакин

МПК: G06F 13/06

Метки: доступом, общей, памяти

...на входы общего сбросаблока 1, осуществляет установку вноль регистров этих блоков, При поступлении запросов к ЗУ на вход устройства блок 1 выбирает один из нихв соответствии с принятой в нем очередностью и вырабатывает сигнал управления коммутацией, поступающийна выход устройства, осуществляя подключение к ЗУ информационных, адресных и управляющих шин соответствующего процессора или ВУ. Одновременно с этим сигнал с выхода блока 1поступает. на вход элемента ИЛИ 5, если выбранная заявка исходит от процессора, или на вход элемента ИЛИ б,если заявка исходит от ВУ. С выходаэлемента ИЛИ 5 сигнал поступает навход элемента ИЛИ 12, подготавливаявыдачу в ЗУ сигнала запроса, поступающего на вход элемента ИЛИ 12 ина вход элемента И 10, С выхода...

Номер патента: 693368

Опубликовано: 25.10.1979

Авторы: Городецкий, Грачев, Дряпак, Иванов, Палагин, Тиме

МПК: G06F 7/38

Метки: арифметико-логическое

...12 и 13 соединены с выходами накапливающего сумматсьра 6 и регистра признаков 7, а их выходы соединены соответственно с шинами входа-выхода 2 и 3. Коммутаторы передают на эти шины содержимое накапливающего сумматора 6 или регистра признаков.Арифметико-логическое устройство (АЛУ) предназначено для построения микропроцессов параллельного действия с микропрограммным управлением, АЛУ позволяет выполнять арифметические и логические действия над байтами, поступающими по шинам входа-выхода 2, 3, и опе- .рации пересылок между входящими в его состав регистрами и шинами.Все действия по приему, пересылке и обработке информации в АЛУ осуществляются управляющими сигналами, формируемыми дешифраторами микрокоманд 5. Эти сигналы поступают с выходов...

Номер патента: 657594

Опубликовано: 15.04.1979

Авторы: Грачев, Дряпак

МПК: H03K 3/286

Метки: динамический, моп—транзисторах, триггер

...в триггере,игналы на управляющих ниах уаопп Реализуемая функция Примечание: комбинации сигналов на управляющих шинах 0111, 1011, 1101,1110 являются запрещенными Среди этих 12 переключательных функций наояду с такими, например, как коньюнкция,инверсия, стрелка Пирса и т,д. существуют двепереключательные функции - константа нуль .(позиция 1 таблицы) и константа единица (позиция 12 таблицы),Согласно определению переключательнаяфункция принимает только два значения: 0(ложно) и 1 (истинно) и зависит от двоичныхпеременных,Предлагаемый триггер при определенном наборе управляющих сигналов на шинах б, 7, 8; 9реализует только одну из 12 переключательныхфункций, Если зта функция истинна, то триггерустанавливается в единичное состояние...

Номер патента: 472852

Опубликовано: 05.06.1975

Авторы: Дряпак, Яковлев

МПК: B63B 39/00

Метки: качки, нулевое, положение, рулей, сигнала, успокоителя, установки, формирования

...1 включены послеловдтельцо. Начала роторцых обмоток через переключатель 2 подключены к перемсццым рсзцсто рам 3 ц 4, которье соединены параллельно.Средняя точка последовательцо сослцнеццых роторцых обмоток враща)ощегося трд:сформдторд 1 ц скользящие коцтдкты псрсмсццых резисторов 3 и 4 через переключатель 2 лят чика подключены цд вхоЛы слеЛяцпгх приволов 5 и 6. На вход 11 поступает осцовцой сцгцял упрявлецця успОкоцтеле.1 качки, коОрь 1 й ерсз пе 1)скл 10 чятель, устяцовлеццьй в ЛруГос поло)кецце, подается пя входы слсЛ 5 П)цх 20 приводов 5 ц 6. Прц устацовке рулей успокоцтеля качки в цулсгое положеццс переключателем 2 датчика разрывается цепь осповцого сигнала управления, ц входы следя)ццх приводов 5 ц 6 полкл)о)я)отся к срелцсй то)ке...

Номер патента: 438015

Опубликовано: 30.07.1974

Авторы: Виноградов, Горбачев, Грачев, Дряпак, Жуков, Судьин

МПК: G06F 15/00

Метки: процессор, центральный

...устройства 3. Формирование запроса следующей команды при выполнении арифметических операций производится в устройстве управления по сигналу из схемы 9 разрешения запроса памяти, который формируется при наличии сигнала готовности памяти из запоминающего устройства 1 и сигнала из блока 4 арифметического устройства 3 (приема операндов в блок 5 арифметического устройства 3), не дожидаясь выполнения этой операции. Из регистра 7 код операции поступает на дешифратор в блок 4 управления 5 10 15 20 25 30 35 40 45 50 55 60 65 4арифметического устройства 3, С дешифратора расшифрованный код операции поступает на определенные схемы арифметического устройства 3 для выработки управляющих сигналов, которые необходимы при выполнении первой...