Устройство диспетчеризации вычислительной системы

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и 951316(22) Заявлено 100380 (21) 2927241/18-24 с присоединением заявки М 6 06 Г 15/00 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДИСПЕТЧЕРИЗАЦИИ ВЫЧИСЛИТЕЛЬНОИ СИСТЕМЫ Изобретение относится к вычислительной технике и может быть использовано при построении устройств диспетчеризации высокопроизводительныхмногомашинных вычислительных систем.Известны устройства диспетчеризации, содержащие регистр приращений,коммутатор, регистр управления, дешифратор, по числу управляемых вычислительных машин в системе группыэлементов И (1) .Недостатком известного устройства является отсутствие возможностиобеспечения оперативного обменаинформацией по инициативе управляемыхвычислительных машин, из-за чего в,системе могут возникать потери машинного времени,Наиболее близким по техническойсущности к изобретению являетсяустройство, содержащее регистрприращений, регистр управления,первый дешифратор, первый элементИЛИ, группу элементов ИЛИ и Б узловФормирования сигналов состояния(Н - число управляемых вычислительных машин), содержащих триггер"запроса, регистр состояния, регистрприоритета, схему сравнения и группу элементов И, причем вход регистра приращений подключен к входукода настройки устройства, выход регистра приращений соединен с ннфор мационным входом коммутатора, управляющий вход которого подключенк стробирующему входу устройства,выход коммутатора соединен с информационным входом регистра управления, управляющий вход которого подключен к управляющему входу устрой"ства, выход регистра управлениясоединен с входом первого дешифратора, выход которого является первымвыходом устройства, входы регистровсостояния соединены с первой группойкодовых входов устройства, единич-.ные входы триггеров запросов являются установочными входами устройства,нулевые входы триггеров запросовсоединены с выходами соответствующихсхем сравнения, входы регистровприоритета являются второй группойкодовых входов устройства, выходырегистров приоритета соединены спервыми входами схем сравнения ипервыми входами элементов И групп,вторые и управляющие входы которыхсоединены соответственно с выходамирегистров состояния и выходами схемсравнения, а выходы - с входами эле 95131615 45 ментов ИЛИ группы, выходы которых подключены к группе упранляющих выходов устройства, выходы триггеров запросов соединены с управляющими входами схем сравнения, нходы первого элемента ИЛИ соединены с выходами 5 триггеров запросов (21 .Недостаток этого устройства состоит н том, что для идентификации вычислительной машины - инициатора запроса на обмен информацией - не обходимо машинное время упранляющей вычислительной машины, что в свою очередь ведет к снижению эффективного быстродействия вычислительной системы.Цель изобретения - расширение . Функциональных возможностей устройства за счет исключения нременных потерь в вычислительной системе на идентификацию вычислительной машины - инициатора обмена информацией.Поставленная цель достигается тем, что в устройство введены управляющий триггер, генератор тактовых импульсов, элемент И, счетчик пульсов, второй дешифратор и второй элемент ИЛИ, причем выход первого элемента ИЛИ соединен с единичным входом управляющего триггера, нулевой вход которого соединен с выходом второго элемента ИЛИ, выход управляющего триггера соединен с управляющим входом элемента И, информационный вход которого соединен с выходом генератора тактовых импульсов, а выход - с входом счетчика им- З 5 пульсов, выход которого соединен с входом второго дешифратора и с вторыми входами схем сравнения, выходы которых соединены с входами второго элемента ИЛИ, выход второго дешиф ратора является вторым выходом устройства, управляющий нход второго дешифратора подключен к командному входу устройства.Введение дополнительных узлов позволяет расширить Функциональные возможности устройства за счет исключения потерь нремени управляющей вычислительной машины, связанных с идентификацией вычислительной машины - инициатора обмена информацией, что в свою очередь существенно повышает эффективное быстродейст" вие вычислительной системы.На чертеже приведена структурная схема устройства диспетчеризации вычислительной системы.Устройство содержит регистр приращений 1, коммутатор 2, регистр управления 3, первый дешифратор 4, М узлов 8 Формирования сигналов состояния, каждый из которых включает триггер запроса 9, регистр состояния 10, регистр 11 приоритета 11, схему сравнения 12 и группу элементов И 13, первый элемент ИЛИ 14, управляющий 65 триггер 15, генератор тактовых импульсов 16, элемент И 17, счетчикимпульсов 18, второй дешифратор 19,второй элемент ИЛИ 21, группу элементов ИЛИ 22 и группу элементовИ 23. Кроме того на схеме показаныМ групп элементов И 5 (индексы обозначают номера управляемых вычислительных машин 6), управляющая ВМ 7,элементы ИЛИ 20,Работа устройства диспетчеризациивычислительной системы происходитследующим образом.В исходном положении триггеры 9и 15, триггеры регистра 10 и счетчика 13 находятся в нулевом состоянии,что свидетельствует об отсутствиизапросов на обмен информацией состороны управляемых ВМ. На регистрах11 находятся коды номеров ВМ, этикоды указывают на приоритетность ВМ,причем при функционировании вычислительной системы приоритетностьВМ может меняться.Обмен информацией между управляющей ВМ 7 и упранляемыми ВМ б поинициативе управляющей ВМ 7 осуществляется путем занесения команднастройки н регистр приращений 1,Состояние регистра 1 определяетрежим работы УВМ 7 по обращению коперативной памяти ВМ б. Регистр1 содержит несколько характерныхучастков, число которых зависит отколичества различных причин обращения к памяти; чтение операндов, запись результатон и других обращенийк оперативной памяти ВМ б. Информация о состоянии регистра 1 черезкоммутатор 2 в промежутки времени,определяемые работой УВМ 7, поступает на вход регистра 3. По сос-.тоянию регистра 3 дешифратор 4 наодном из своих выходов вырабатывает управляющий сигнал, которыйподается на управляемые входы элементов 5 соответствующей ВМ б, Кодадреса обращения через вторые элементы И 5 поступает в регистр адресаоперативной памяти соответствующейВМ б. Перные элементы И 5 обеспечивают обмен информацией при обращении УВМ 7 к оперативной памяти ВМ б,а третьи элементы И 5 осуществляютпередачу синхронизирующих и управ -ляющих сигналов между УВМ 7 и ВМ бдля перехода на системный режим работы без нарушения процесса вычислений н них.Обмен информацией по инициативеодной из ВМ б с УВМ 7 осуществляетсяследующим образом, При окончаниирешения очередной задачи или придругом виде запроса на обмен информацией сигнал о необходимости такогообмена посылается ВМ б на единичныйвход триггера 9, который устанавливается н единичное состояние. Кроме10 Формула и з о бр ет ен и я 20 гистр приращений, коммутатор, региструправления, первый дешифратор, первый 25элемент ИЛИ, группу, элементов ИЛИ иБ узлов Формирования сигналов состояния (И - число управляемых вычислительных машин), содержащих триггерзапроса, регистр состояния, регистрприоритета, схему сравнения и группуэлементов И, причем нход регистра в приращений подключен к входу коданастройки устройства, выход регистраприращений соединен с информационнымвходом коммутатора, управляющийвход которого подключен к стробирующему входу устройства,выход коммутатора соединен с информационным входом регистра упранления, управляющийвход которого подключен к управляю щему входу устройства, выход регистра управления соединен со входомпервого дешифратора, выход которогоявляется первым выходом устройства,входы регистров состояния соединены 45 с первой группой кодовых входовустройства, единичные входы триггеров запросов являются установочнымивходами устройства, нулевые входытриггеров запросов соединены с выходами соответствующих схем сравнения, входы регистров приоритетаявляются второй группой кодовыхвходов устройства, выходы регистровприоритета соединены с первыми входами схем сравнения и перными входами элементов И групп, вторые и управляющие входы которых соединенысоответственно с выходами регистровсостояния и выходами схем сравнения,а выходы - со входами элементов ИЛИгруппы, выходы которых подключенык группе управляющих выходов устройства, выходы триггеров запросовсоединены с управляющими входамисхем сравнения, входы первого зле 65 того, на регистр 10 от этой же ВМпоступает код операции обмена:решена очередная задача, требованиеввода-вывода информации, сигналы отсистемы контроля ВМ и др. Далее сигнал о наличии запроса с выхода триггера 9 поступает на управляющий входсхемы сравнения 12 и через элементИЛИ 14 на единичный вход триггера 15.Переход триггера 15 в единичноесостояние обеспечивает появлениевысокого потенциала на управляющемвходе элемента 17, после чего импульсы с выхода генератора 16.тактовыхимпульсов поступают через элемент 17на вход счетчика 18. Код с выходасчетчика поступает на вход дешифратора 19 и первые входы схем сравнения 12, на вторые входы которыхпоступают коды с регистров 11 приоритета (например,порядковый номерВМ в вычислительной системе). Приналичии запроса на обмен с даннойВМ 6 и при достижении на выходесчетчика 18 соответствующего кодана выходе одной из схем сравнения12 появляется высокий потенциал,который поступает на нулевой входтриггера 9 и через элемент ИЛИ 21на нулевой вход триггера 15, а такжена управляющий вход группы элементов И 13, в результате чего черезэлементы 13 и 22 информация с выходорегистров 11 приоритета и регистрасостояния 10 поступает на вход управляющей ВМ 7. Одновременно с переходом триггера 15 в нулевое состояниепрекращается подача счетных импульсов с выхода генератора 16 черезэлемент 17 на вход счетчика 18. УВМ 7 анализирует принятую информацию и принимает решение об изменении программы работы вычислительной системы, записаннон в регистре 1. Для этого УВМ 7 подает разрешающий сигнал на управляющий вход дешифратора 19 (в случае немедленной реакции на требование обмена информацией со стороны ВМ 6), в результате чего обеспечивается оперативная связь ВМ 6 и УВМ 7 через элементы И 5. В том случае, если немедленный обмен информацией между УВМ 7 и ВМ 6 по инициативе ВМ 6 нецелесообразен, УВМ 7 подает управляющий сигнал на элемент 23, в результате чего информация с выхода элемента 22 через элемент 23 записывается на регистр упранления 3. По этому коду в дальнейшем обеспечивается обмен информацией между ВМ 6 и УВМ 7 по инициатине ВМ 6. Пос ле обслуживания запроса на обмен информацией по инициативе ВМ 6 управляющая вычислительная машина 7 сбрасынает в нулевое (исходное),состояние счетчик импульсов 18. Таким образом, устройство диспетчеризации обеспечивает параллельную работу ВМ 6 при гибкой оперативной организации управления, которая достигается за счет исключения потерь машинного времени, связанного с организацией двухстороннего обмена информацией. При этом устройство обеспечивает повышение эффективного быстродействия ВС при незначительных дополнительных аппаратурных затратах. Указанные качества устройства диспетчеризации вычислительной системы способствуют эффективному его применению при решении совокупности задач управления объектами и технологическими процессами. Устройство диспетчеризации вычислительной системы, содержащее ремента ИЛИ соединены свыходами триг951316 15 Составитель В. Латышеведактор К. Волощук Техред Т.Фанта гар рек 595 6 Тираж 731 Подписное ВНИИПИ Государственного комИтета СССР по делам изобретений и открытий 13035, Москва, )К, Раушская наб., д, 4/5Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 геров запросов, о т л н ч а ю щ е е с я тем, что, с целью повышениябыстродействия устройства, в неговведены управляющий триггер, генератор тактовых импульсов, элементИ, счетчик импульсов, второй дешифратор и второй элемент ИЛИ, причемвыход первого элемента ИЛИ соединенс единичным входом управляющего триггера, нулевой вход которого соединенс выходом второго элемента И 11 И, выход управляющего триггера соединенс управляющим входом элемента И,информационный вход которого соединен с выходом генератора тактовыхимпульсов, а выход - с входом счетчика импульсов, выход которого сое-динен с входом второго дешифратораи с вторыми входами схем сравнения,выходы которых соединены с входамивторого элемента ИЛИ, выход второгодешифратора является вторым выходомустройства, управляющий вход второгодешифратора подключен к командномувходу устройства. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 533928, кл, 6 06 Р 15/16, 1975. 2. Авторское свидетельство СССР 9 809194, кл. С 06 Р 15/16, 1979.