Запоминающее устройство с регенерацией информации

Союз СоветскикСоциапистическикРеспублик ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 924757(51)М. Кл. 6 11 С 29/00 с присоединением заявки ЬеудлрстеенеыВ хемнтет ь СССР ле делам нэобретеннй н етерытийОпубликовано 30,04.82. Бюллетень 16 Дата опубликования описания 30.04,82 А. И.Ткач Ю, А, Клюев, В. П. Бородавка т ";.-..Известно запоминающее устройство с регенерацией информации, содержащее счетчик, блок полупостоянной памяти, подключенный к блоку управления и блоку коммутации напряжения питания, В этом устройстве," для формирования сигнала регенерации используется счетчик, максимальный результат сче" та которого соответствует максимальному интервалу времени хранения ин" Формации без разрушения 11.Это устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала реге нерации.Наиболее близким к предлагаемому является запоминающее устройство с регенерацией информации, содержащее блок полупостоянной памяти, блок формирования сигнала регенерации, который состоит из датцика контрольного сигнала и порогового элемента блок управления , блок коммутациинапряжения питания и источник пита"ни я 21,Однако в качестве датцика контрольного сигнала в этом устройстве ис"пользуется контрольная ячейка памяти,аналогичная ячейкам, из которых сос"тоит блок полупостоянной памяти, Таким образом, в этом устройстве используется дополнительная ячейка памя 1 Оти, которая должна быть идентична повсем параметрам ячейкам памяти, изкоторых состоит блок полупостояннойпамяти. Обращение к контрольной ячей.ке происходит чаще, чен к любой из г15ячеек блока полупостоянной памяти.За счет этого информация в контрольной ячейке должна разрушатьсябыстрее. По мере разрушения информации в контрольной ячейке выдаетсясигнал регенерации. При этом состояние информации в ячейках самого блока полупостоянной памяти не контролируется. Это заведомо увеличивает3 92 частоту циклов регенерации. Вместе с тем в случае более быстрого разрушения информации в какой-либо из. яче ек блока полупостоянной памяти по сравнению с контрольной ячейкой может произойти потеря информации, что снижает надежность устройства.Цель изобретения- повышение надежности и быстродействия устройства.Поставленная цель достигается тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, группу поррговых. элементов, блок формирования сигнала регенерациж и блок управления. подключенный к накопителю и блоку формирования сигнала регенерации, введен блок анализа информации, входы которого соединены с входами пороговых элементов группы и подключены к выходам накопителя, а выходы блока анализа информации и. пороговых элементов группы соединены с входами блока формирования сигйала регенерации.При этом блок анализа информации содержит и элементов ИЛИ и и элементов ИЛИ-НЕ (где ищ , а п - число разрядов накопителя ), причем входы одноименных элементов ИЛИ и ИЛИ-НЕ обьединены и являются входами блока, а выходы элементов ИЛИ и ИЛИ-НЕ являются выходами блока.РБлок формирования сигнала регенерации содержит 2 и элементов И, элемент ИЛИ и триггер, причем входы элементов И являются одними из входов блока, выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с одним из входов триггера, другой вход и выход которого являются соответственно другим входом и выходом блока.1На чертеже изображена структурная схема предлагаемого устройства,Устройство содержит накопитель 1,например блок полупостоянной памяти,блок 2 анализа информации, группу3 пороговых элементов, блок 4 формирования сигнала регенерации и блок5 управления,Блок 2 содержит логические элементы ,например элементы ИЛИ б иэлементы ИЛИ-НЕ 7, Количество и та"ких элементов определяется количеством контролируемых информационныхразрядов .блока 1 полупостоянной па.4757 мяти, Группу 3 составляют пороговые элементы ПЭ "0" 8 и ПЭ "1" .9,предназначенные для сравнения сигналов, поступающих с информационных выхо" дов блока: 1 с пороговыми напряжениями, которые соответствуют максимально допустимому уровню логического нуля (0,4 В) и минимальнодопустимому уровню логической единицы (2,4 В) . Количество пороговыхэлементов определяется количеством контролируемых информационных разрядов, Блок 4 содержит элементыИ 10, выходы которых соединены со входами элемента ИЛИ 11 , и триггер 12,Устройство работает следующим образом. 15 Таким образом, предлагаемое уст" . ройство осуществляет непосредствен= ный контроль информации, хранящейся в ячейках памяти блока 1 полупостоянной памяти, что повышает надежность хранения информации и позволяет осуществить регенерацию тех зон памяти, для которых это необходимо. Это значительно сокращает частоту циклов регенерации, особенно в тех случаях, когда обращение .к различным ячейкам памяти происходит неравномерно.При пропадании питания опрос и контроль памяти не производится, однако информация в блоке 1 полупосто 45 50 55 При считывании информации из бло ка 1 полупостоянной памяти элементыблока 2, воспринимая на входе сигналы с уровнем 2,4-5,25 В расшифровывают их как сигналы логическойединицы, а сигналы с уровнем не более д 5 0,4 В - как сигналы логического нуля. В группе 3 пороговых элементов происходит сравнение сигналов,поступающих с информационных выходовблока 1, с пороговыми напряжениями, З которые соответствуют минимально допустимому уровню логической единицы(2,4 В ) и максимально допустимомууровню логического нуля (0,4 В ) .В блоке 4 при приближении уровнясигнала логической единицы к минимально допустимому (2,4 8 ) либо уровнялогического нуля к (0,4 В ) формирует .ся сигнал регенерации. Контроль состояния информации осуществляетсяв каждом цикле считывания, что достигается с помощью управляющего сигнала, поступающего с выхода блока5 на вход блока 4.5 92 янной памяти не теряется, .так как он выполнен, например, на ИНОП-транзисторах. Формула изобретения 1. Запоминающее устройство с реге" нерацией информации, содержащее накопитель, группу пороговых элементов, блок формирования сигнала реге" нерации и блок управления, подключенный к накопителю и блоку форми" рования сигнала регенерации, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности и быстро" действия устройства, оно содержит блок анализа информации, входы ко- торого соединены с входами пороговых: элементов группы и подключены к выходам накопителя а выходы блока анализа информацйи и пороговых элементов группы соединены с входами блока формирования сигнала регенерации.2. Устройство по и. 1 , о т л ич а ю щ е е с я тем, что блок анализа информации содержит и элемейтов 757 6ИЛИ и и элементов ИЛИ-НЕ 1 где п 6 е,аа - число разрядов накопителя),причем входы .одноименных элемейтовИЛИ и ИЛИ"НЕобъединены и являютсявходами блока, а выходы элементовИЛИ и ИЛИ-НЕ являются выходами бло"ка.3. Устройство по и. 1 о т л ич а ю щ е е с. я тем, что блок фор 10 мирования сигнала регенерации содержит 2 и элементов И, элемент ИЛИ итриггер, причем входы элементов Иявляются одними из входов блока,вы-.ходы элементов И подключены к вхо дам элемента ИЛИ, выход которого соединен с одним из входов триггера,другой вход и выход которого являются соответственно другим входом ивыходом блока.20Источники, информации,принятые во внимание при экспертизе1, Патент США Н 3737879кл. 310-173, опублик. 1973"2. Авторское свидетельство СССРНф 580587, кл. О 11 С 29/00, 1977иал ППП "Патент", г. Ужгород, ул. Проект ИПИ Госуда по делам 035, Москв