Запоминающее устройство с самоконтролем

пц 911627 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоеетсккхСоциалистическихРеспублик(22) Запвлено 11.03.8021) 2893521/18-24с присоединением заявки Мо(23) ПриоритетОпубликовано 07,03,82. Бюллетень Мо 9 1311 М, Ктт. 6 11 С 29/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 07,0382( 54 ) ЗАПОМИНАЮЩ СТРОИСТВО С САМОКОНТРОЛЕМ Изобретение относится к запоминающим устройствам и является усовер шенствонанием запоминающего устройства с самоконтролем.По основному авт.св,Р 748515 известно устройство содержащее накопитель, регистры числа, группы элементов ЙЛИ, регистры адреса, счетчик адресов, блок контроля, блок управления, блок местного управления, коммутаторы и счетчик разрядов,причем выход накопителя.подключен к первым входам первого, второго и четвертого регнстров числа и ко вхо" ду третьего регистра чистка, входи накопителя соединены с вЫходами еле ментов ИЛИ, входы элейентов ИЛИ пер" ной группы подключены к выходам перного .регистра. адреса и второго регистра адреса, вход которого соединен с выходом счетчика адресов,первый выход второго регистра числа подключен к одним из входов второй . группы элементов ИЛИ, вторые вход и выход второго регистра числа,соединены соотнетственно с выходом блока местного управления и первыи входом блока контроля второй вход которотго соединен с выходом третьего регистра числа, выходы блока управления подключены к управляющим входам накопителя, регистров адреса, счетчика адресов, регистров числа, блока контроля, блока местного управления и коммутаторов; второй вход четвер.того регистра числа подключен к выходам первого коммутатора, а выходы - к другим входам элементов ИЛИ второй группы и первому входу второго коммутатора, выход которого соединен со вторым входом первого регйстра числа, выход которого подключен к первому входу первого;коммута-, тора, вторив и третьи входы первого и второго коуачутатора соединены соответственно с первьвли выходами блока контроля и счетчика разрядов,вто рые выходы которых подключены соответственно ко входам счетчика разрядов и блока управления (Ц.В этом устройстве при последовательной записи линейного участка программы или массива чисел данные, подлежащие записи в отказавшие разря ды ячеек, компануются.на отдельномрегистре в слово и записываются в резервную ячейку. При считывании програювю или массива чисел вместо значений отказавших разрядов используют- ЗО ся их истинные значения, содержащие"ся в Резервной ячейке. Однако еслипосле записи программы или ма синачисел появляются еще отказавшие разряды, то разряды резервной ячейкимогут быть вставлены в места отказавшим разрядов неверно (со смещениемна количество дополнительно отказавших разрядов) . Это приводит к нарушению работоспособности устройства,снижению его надежности.Цель изобретения - повышение надежности устройства,Поставленная цель достигается тем,что в запоминающее устройство с самоконтролем введены последовательно соединенные формирователь контрольных сигналов, дешифратор и сумматор, причем входы Формирователя контрольных сигналов подключены соответственно к выходам первого, второго и четвертого регистра числа, а выход соеди 20 нен с одним иэ входов элементов ИЛИвторой группы, выход дешифратора соединен с одним из входов блока контроля, вход сумматора подключен квходу второго, регистра числа, а выход - ко входам первого и четвертого регистров числа.На чертеже изображена структурная схема предложенного устройства.Устройство содержит накопитель 1, имеющий входы 2, первую группу элементов ИЛИ 3, первый региСтр 4 адреса, второй регистр 5 адреса, нходы, 6 первого регистра адреса, счетчик 7 адресов. К выходам 8 накопителя подключены первые входы первого регистра 9 числа, второго регистра 10 35 числа, вход третьего регистра 11 числа и первый вход четвертого регистра 12 числа.Устройство содержит также вторую группу элементов ИЛИ 13,блок 14 контроля, первый 15 и второй 16 коммутаторы, счетчик 17 разрядон, блок 18 управления, блок 19 местного управ 40 ления, вход 20 и ныход 21 устройства, 45формирователь 22 контрольных сигналов,дешифратор 23 и сумматор 24,представляющий собой группу сумматоров по модов элементов ИЛИ 13, выход которыхподключен к входу накопителя 1.Вторые вход и выход регистра 10 числасоединены соответственно с выходомблока 19 местного управления и первым. входом блока 14 контроля, второй вход которого подключен к выходу третьего регистра 11 числа. Другойвход четвертого регистра 12 числа дулю два.При этом входы 2 накопителя 1 сое динены с выходами элементов ИЛИ 3, входы которых подключены к выходам первого 4 и второго 5 регистра адреса. Вход регистра 5 соединен с выходом счетчика 7 адресовВыход регистра 9 числа и первый выход регистра 10 числа подключены к одним иэ выхоподключен к выходу первого коммутатора 15, а выходы регистра )2 - кдругим входам элементов ИЛИ 13 и первому входу второго коммутатора 16,выход которого соединен с вторым входом первого регистра числа 9, выходкоторого соединен с первым входомпервого коммутатора 15.Вторые и третьи входы первого 15 и второго 16коммутаторов соединены соответстненно с первыми входами блока 14 контроля и счетчика 17 разрядов. Второй выход блока 14 контроля подключен ко входу счетчика 17 разрядов,нторой выход которого соединен совходом блока 18 управления. Один изныходов блока 18 управления подключен к управляющим входам накопителя1, первого 4 и вторОго 5 регистров,адреса, счетчика / адресов первого 9,второго 10, третьего 11 и четвертого 12 регистров числа, блока 14 контроля и блока 19 местного управления,другие выходы блока 18 управлениясоединеныс упранляющими нходамикоммутаторов 15 и 16. Входы формирователя 22 подключены к выходам пер-"вого 9,второго 10 и четвертого 12регистров числа, а выход - ко входам второй группы элементов ИЛИ 13и входу дешифратора 23, Выход дешифратора 23 соединен со входами блока 14 контроля и сумматора 24. Другой вход сумматора 24 подключен квыходу второго регистра 10 числа, авыход - ко входам первого 9 и четвертого 12 регистрон числа.Устройство работает следующим об"разом.В исходном состоянии счетчик 17разрядов обнулен, Для каждого линей, ного. участка программы или для массива чисел, которые будут записываться и считываться последовательно.выделяются резервные ячейки накопителя 1, В счетчик 7 адресов при этомзаписывается адрес первой резервнойячейки, а на вход ч регистра адреса4 поступает адрес ячейки записываемого или считываемого массива чисел,При записи число через вход 20поступает в регистр 9,и содержимоерегистра 4 адреса через элементыИЛИ 13 подается на вход накопителя 1Обратный код из регистра 9 черезэлементы ИЛИ 13 записываются в ячейку накопителя 1, Затем содержимоеячейки считывается на регистр 11.После этого производится запись-счи-,.тывание прямого кода числа на регистр10. Причем при записи прямого кодаодновременно с информационным разрядами записываются контрольные разряды, корректирующего кода, которыеформйруются формирователем 22 и через вторую группу элементов ИЛИ 13поступают в накопитель 1,Содержимс е60 Если в маркерном разряде содержится код 1 и после записи массива чисел появится отказ, значение которого совпадает со значением соответствующего разряда хранимой кодовой 65 комбинации, то работоспособность ус регистров 10 и 11 подается на блок 14 контроля. В случае, если отказавших разрядов в ячейке нет, то в регистр 4 на вход 6 подается следующий адрес и аналогично производится запись второго числа, Если же в ячейк есть отказавшие разряды, то блок 14 контроля и счетчик 17 разрядов выдают на,коммутатор 15 сигналы, по.кото рым иэ регистра 9 в младшие разряды регистра 12 передаются разряды числа соответствующие отказавшим разрядам ячейки. Эатем в блок 14 контроля, в счетчик разрядов 17 записывается код, соответствующий количеству отказавших разрядов ячейки,Из блока 18 управления в блок 19 местного управления поступает сигнал, по которому в маркерный разряд ячейки накопителя через регистр 10 записывается код 1 ф. Одновременно из регистра 10 поступает число в формирователь 22 и полученные контрольные разряды корректирующего кода записываются на .место ранее записанных контрольных разрядов. При этом искаженные разряды используются как истинные.Аналогично производится запись числа во вторую отказавшую ячейку, только соответствующие разряды регистра 9 записываются в следующие младшие незанятые разряды регистра 12. После того, как все разряды регистра 12 будут заполнены счетчик разрядов выдает сигнал заполнения в блок 18 управления. Адрес резервной ячейки из счетчика 7 поступает на регистр 5 адреса и через элементы ИЛИ 3 на вход , 2 накопления. Содержимое регистра 12 через элемент ИЛИ 13 записывается в первую резервную ячейку массива чи сел.Одновременно в эту же ячейку записываются контрольные разряды корректирующего кода (из формирователя 22) . После этого ло сигналу из блока 18 управления в .счетчике 7 адреса формируется адрес следующей резервной ячейки.Чтение информации производится следующим образом,В регистр 4 адреса через вход б подается адрес первой ячейки считываемого массива чисел, а в счетчик 7 адреса записывается адрес первой резервной ячейки чисел. Счетчик 17 разрядов при этом находится в нулевом состоянии. По сигналу из блока 18 управления производится передача содержимого счетчика 7 адреса через регистр 5 адреса и элементы ИЛИ 3 на вход 2 накопителя 1, Производится чтение числа,из первой резервной ячей. ки на регистр 10. Из регистра 10 числа поступает в формирователь 22,где проверяется выполнение контрольных соотношений корректирующего кода и при ошибке вырабатывается нулевой синдром. Синдром поступает на дешифратор 23, который управляет работой сумматора 24.Скорректированное числопоступает в регистр 1 с. Затем из регистра 4 адреса поступает адрес пер"вой ячейки считываемого массива чисел и производится чтение на регистр5 10 Если в маркерном разряде код1 1 Ф0 , то следовательно, до записичисла в ячейке не было отказавшихразрядов. Число из регистра 10 поступает в формирователь 22 и с помощью дешифратора 23 и сумматора 24корректируется разряд числа, которыймог отказать после записи числа вячейку. После этого число записывает.ся в регистр 9, а затем поступаетна выход 21,15 Наличие кода 1 в маркерномразряде означает, что до записи числа в ячейке были отказавшие разряды. В случае, если после записи массива чисел не было отказов или поя 20 вился отказ, значение которого несовпадает со значением соответствующего разряда хранимой кодовой комбинации, то производится следующее.Как и в рассмотренном случае коррек 25 тируется разряд, который мог отказатьпосле записи числа в ячейку и числозаписывается в регистр 9.Затем производится запись-чтение обратного кода числа на регистр 11. Содержимоерегистров 10 и 11, а также сигналс дешифратора 23 о номере разряда,отказавшего после записи числа, подаются на блок 14 контроля.По сигналам из блока 14 контроля и счетчика17 разрядов через второй коммутатор16 производится передача необходимогочисла младших разрядов регистра 12 врегистр 9. Причем в разряд, которыйотказал после записи числа и которыйисправлен корректирующим кодом не40 передается информация с регистра 12.Таким образом, разрядами резервнойячейки подменяются только те разря"ды ячейки, которые отказали до записи числа. Число иэрегистра 9 по"ступает на выход 21. В счетчик 17разрядов записывается код, соответствующий количеству использованныхразрядов регистра 12. Если все раз. ряды регистра 12 будут использованы,на что указывает соответствующее состояние счетчика разрядов 17, то посигналу иэ блока управления в счетчике 7 адреса формируется адрес следующей резервной ячейки. Содержимоерезервной ячейки считывается на ре"55 гистр 10, корректируется и передается на регистр 12. Далее аналогично, продолжается считывание массива чи-.У тройства нарушается. Так как после записи-считывания прямого и обратного кода по заданному адресу не будет установлен факт, что появился новый отказ, т.е. изменилось количество отказов. Следовательно разряды резервной ячейки будут вставлены в места отказавших разрядов неверно.Предлагаемое устройство, таким образом, в случае, если после записи числа появится отказ, значение которого не совпадает со значением соответствующего разряда хранимой кодовой комбинации, позволяет испольэовать содержимое резервной ячейки для подмены разрядов, которые отказали до записи чисел. При использовании корректирующего кода, исправляющего одиночные ошибки, и в предложении, что появившийся после записи массива чисел отказ с вероятностью 0,5 совпадает со значением соответствующего разряда хранимой кодовой комбинации, устройство в 50 случаев сохраняет работоспособность при возникновении отказов в ячейках после записи чисел. В то время как известное устройство в этом случае полнос" тью неработоспособно. Следовательно,описанное устройство по сравнению сизвестным имеет повышенную надежность Запоминающее устройство с самоконтролем по авт. св. 9 748515, о тл и ч а ю щ е е с я тем, что., с целью повышения надежности устройства,оно содержит последовательно соединенные формирователь контрольных сигналов, дешифратор и сумматор, причемвходы формирователя контрольных сигналов подключены соответственно квыходам первого, второго и четвер 15 того регистра числа, а выход соединен с одним из входов элементов ИЛИвторой группы, выход дешифраторасоединен с одним из входов блока контроля, вход сумматора подключен кЯ выходу второго регистра числа, а выход - ко входам первого и четвертого регистров числа.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 748515, кл. О 11 С 29/00, 1978