Устройство для асинхронной ассоциативной загрузки многопроцессорной вычислительной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 504 с 06 Е 15/2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ИЗОБРЕТИДЕТЕЛЬСТВУ САНИ ТОСОМ(56) Авторское свидетельство СССОф 1022164, кл. С.06 Р 9/00, 1983Авторское свидетельство СССРВ 976442, кл. С 06 Р 9/00 1982. АСИНХРОННОЙ АСМНОГОПРОЦЕССОР ИСТЕИЫосится к област ки и может быть(54) УСТРОЙСТВО ДЛЯ СОЦИАТИВНОЙ ЗАГРУЗКИ НОЙ ВЫЧИСЛИТЕЛЬНОЙ (57) Изобретение от вычислктельной техн,.801410053 А 1 использовано для организации асинхронного вычислитепьного процесса в многопроцессорных вычислительных , системах с распределенной памятью. Целью изобретения является повышение производительности эа счет поразрядного параллельного считывания информации. Считывание стеков производится в результате сравнения их ассоциативных признаков с признаками иницирования и по готовности процессоров к загрузке. Схема предусматривает .: возможность многопрограммной загрузки одних и тех же стеков в различные моменты времени в зависимости от общей программы. 2 э.п.ф-лы, 4 ил.Изобретение относится к вычислительной технике и может быть испольэовано в многопроцессорных системахдля обработки цифровой информации,Целью изобретения является повышение производительности за счет возможности поразрядного параллельногосчитывания информации.На фиг. 1 приведена структурнаясхема устройства для асинхронной ассоциативной загрузки многопроцессорной вычислительной системы; на фиг,2 структурная схема блока дешифрациии анализа признаков; на фиг. 3структурная схема блока стековой памяти на фиг. 4 - структурная. схемаблока регистровой памяти.Устройство содержит блок дешифрации и анализа признаков, блок стековой памяти, блок регистровой памяти.Блок дешифрации и анализа признаков содержит дешифратор признаков 1,включающий регистр шифра признака 2,дешифратор 3 и буферный регистр Йризнака 4, схему опроса 5, состоящуюиз блока 6 генератора тактовых импульсов, логического элемента И 7 ирегистра 8 циклического сдвига, узелхранения и сравнения признаков 9, содержащий ш групп регистров храненияпризнаков 10, по К регистров 11 вкаждой группе, модуль счета 12,включающий щ х К групп счета 13, включающих в свою очередь, счетчик с установочными входами 14, элемент ИЛИ 3515, КБ-триггер 16, модуль сравнения17, содержащий ш х К групп сравнения, 18, включающих схему сравнения 19 илогический элемент И 20, входы/выходы 21-25,Блок стековой памятисостоит из 40 группы регистров 26, содержащих шгрупп регистров хранения стеков 27, . по г регистров хранения 28 в каждом группы элементов И 29, включающей ш х г групп логических .элементов И30 по с 1 элементов в каждой группе 31, ,.группы элементов ИЛИ 32, содержащей г групп логических элементов ИЛИ 38 по г элементов ИЛИ 34 в каждой груп пе, входов/выходов 35 и 36.Блок регистровой памяти содержитрегистр готовности процессоров 37, логический элемент ИЛИ 38 на и входов и п групп регистров памяти 39, 55 включающих г х п групп логических элементов И 40 по д элементов И 41 в каждой группе и г регистров 42,группу логических элементов ИЛИ 43, пои элементов ИЛИ 44 в группе,Принцип работы устройства основанна сравнении признаков, поступившихна выполнение и хранящихся в блокедешифрации и анализа признаков, атакже в назначении нужного стека навыполнение. Стеки хранятся в блокехранения стеков. Назначенный на загрузку стек переписывается в регистровую память освободившегося йроцессора готового к выполнению новогозадания.Устройство работает следующим образом.На вход устройства 21 подаетсяшифр признака, назначенного на выполнение в блоке дешифрации и анализапризнаков, шифр дешифрируется, и полученный признак сравнивается с при"знаками, хранящимися в блоке в узлехранения и сравнения признаков, Сравнившиеся признаки выдают сигнал осравнении в входную шину блока стековой памяти. Сигнал разрешает поразрядную запись стеков в блок регистровой памяти. По входу устройства 35 вблок стековой памяти записываютсястеки, необходимые для выполненияданной программы, По входу устройства 45 поступает информация о готовности -го, ( = 1,п) процессора кзагрузке в блок регистровой памяти,где в регистровую память освободившегося процессора записывается назначенный на выполнение стек. Задание напроцессоры поступает с информационных выходов устройства 46. После загрузки задания в регистровую памятьблок регистровой памяти подает сигнална вход блока дешифрации и анализапризнаков, который разрешает поиски сравнение следующего признака,Вход устройства 22 служит для записи в блок дешифрации и аиализа признаков всех используемых признаков.Входная шина устройства 23 служит длязаписи в блок дешифрации и анализапризнаков общего числа использованияданного признака в программе,Блок дешифрации и анализа признаков при помощи схемы дешифрации 1обеспечивает дешифрование поступившего признака. Узел хранения и сравнения признаков 9 обеспечивает сравнение признака, поступившего из схемыдешифрации и анализа с признаком,хранящимся в узле, и выдачу сигнала3 14в входную шину 25 блока стековой памяти. Схема опроса 5 обеспечивает поочередный опрос всех признаков, хранящихся в узле хранения и сравненияпризнаков 9, для поочередного считывания сигнала о сравнившихся признаках в блок стековой памяти,Дешифрирование, сравнение и считывание единицы сравнившихся признаковосуществляется следующим образом. Навход 21 поступает шифр признака, Вдешифраторе признаков 1 шифр поступает на входы регистра 2, куда он записывается. Из регистра 2 шифр считывается в дешифратор 3, где он дешифрируется и поступает на входы регистра 4. Выходы регистра 4 соединены совсеми элементами сравнения 19 узлахранения и сравнения признаков 9,схемы сравнения 17, групп сравнения18. В каждом регистре 11 записан свойпризнак. В каждой группе регистров10 находятся К регистров по количеству признаков, всего ш групп - по количеству используемых стеков, причемК признаков приходится на один стек.Каждому признаку соответствует своягруппа счета 13, необходимая в томслучае, если каждый признак используется для загрузки несколько разодкого и того же стека. Из регистра1.1 признак поступает на соответствующий элемент сравнения 19 группысравнения 18, схемы сравнения 17. Втой группе 18, где признаки сравнятся, на второй вход логического элемента И 20 поступит "1". На устаковочные входы счетчика 14 поступитчисло использования данного признакав программе в обратном коде, Число,поступившее на. установочные входысчетчика 14, через элемент ИЛИ 15,разрядность которого равна разрядности счетчика 14, установит КБ-триггер 16 в единичное положение, который будет держать "1" на первом входе соответствующего элемента И 20.Генератор тактовых импульсов 6 схемы опроса 5 выдает тактовый импульсна регистр циклического сдвига 8 через элемент И 7, который открывается "1", поступившей из блока регистровой памяти. Тактовый импульс сдвигает записанную "1" в регистре циклического сдвига 8, и она подаетсяна каждый элемент И 20 группы срав-,нения 18. Один из элементов И 20,на входе которого все "1", выдает10053 4 1 О 15 20 25 30 35 40 45 50 55 Фимпульс, который поступает на тактовый вход счетчика. Таким образом,вычитается единица из записанногочисла в счетчике. Тот же импульс поступает в выходную шину блока дешифрации и анализа признаков ка одну изгрупп входов 25 блока стековой памяти.Блок стековой памяти при помощисхемы логических элементов И 29 обеспечивает поразрядное параллельноесчитывание через схему логическихэлементов ИЗИ 32 стеков в блок регистровой памяти из группы регистровхранения стеков 27 группы регистров 26,Поразрядное параллельное считывание стека происходит следующим образом. " 1" сравнившихся признаков изблока дешифрации и анализа признаковпоступает на соответствующий входгруппы входов 25 и подается на первые входы всех элементов И 31 г групплогических элементов И 30, осносящихся к одной группе регистров хранения стеков 27. Каждая группа регистров хранения стеков 27 содержит одинстек. Стек записывается в регистрыхранения 28 через программный входустройства 35, а на вторые входы всехэлементов И 31 г групп логических элеэлементов И 30 подается инфбрмацияиз одной группы регистров хранениястеков 27. Т.е. происходит считывание требуемого стека из регистров28 через элементы И 31, причем информация из одного регистра 28 считывается через одну группу логическихэлементов И 30. Всего в считыванииодного стека принимает участие г. х йэлементов И 31, где й - число разрядов регистра 28, т.е. каждый разрядсчитывается через свой элемент И 31и через свой элемент ИЛИ 34, которыхв блоке всего г х й, т.е. один элемент на соответствующий разряд. Каждый элемент ИЛИ 34 имеет ш входов почислу стеков или груъпп регистров храненыя стеков 27. Каждый логическийэлемент ИЛИ 34 соединен с 1-м разрядом, ( = 1, г х й) всех групп реги- .стров хранения стеков 27 через логические элементы И 31, Всего в схемелогических элементов ИЛИ 32 находится г групп логических элементов ИЛИ33 по числу регистров 28 в каждойгруппе регистров хранения стеков 27и й элементов ИЛИ 34 в каждой груп5 10 15 20 5 14 пе 33. Таким образом, получается по разрядное параллельное считывание стека в выходную шину блока стековой памяти, каждый 1-й разряд стека поступает на 3-й выход гууппы выходов36, где 3 = (1, г х с 1).Блок регистровой памяти с помощью регистра готовности процессоров 37 обеспечивает запись стека, назначенного на выполнение в х-ю группу регистров 39, если 1-й процессор свободен, где х = (1,п), а и - число процессоров. Через элемент. ИЛИ 38 разрешается загрузка следующего стека в группу регистров 39, соответствующую свободному процессору.Загрузка стеков в регистровую память осуществляется следующим образом. На группу входов 45 подается информация о свободных процессорах в регистр 37. На группу входов 36, где г х Й количество входов, подается стек, каждый разряд по своему входу. Затем этот стек подается на вторые входы элементов И 41 групп логических элементов И 40 следующим образом. Каждый разряд подается на и элементов И 41, на один соответствующий элемент И 41 группы логических элементов И 40, т.е. на один элемент в каждой группе регистров 39. Это означает, что стек поступает на все группы регистров 39, но запишется в регистры 42 только в той группе, элементы И 41 которой будут открыты, С прямых выходов регистра 37 единица , готовности -го процессора поступаетна первые входы всех элементов И 41,всех групп логических элементов И 40 принадлежащей -й группе регистров 39. А также единица готовности процессора поступает. на -й вход элемента ИЛИ 38 и через него на вход 24блока дешифрации и анализа признаков. С инверсных выходов регистра 37 подается нулевой потенциал на все группы регистров 39 на третьи входы соответствующих элементов И 41Это позволяет производить запись стеков в г-ю группу регистров 39, х =(1,и) с меньшим порядковым номером. В случае, если свободны сразу два или более процессоров, информация через элементы И 41 записывается в регистры 42 соответствующей группы регистров 39В каждой группе регистров 39 содержится г регистров 42, имеющих с 1 входов, г групп логических элемен 10053 6 тов И 40 по Й элементов И 41 в каждой группе, Информация из регистров42 подается на информационную группувыходов устройства 46. При считыванииинформации из первых групп логических элементов И 40 она поступает нетолько на первый регистр 42, а такжена входы соответствующего элементаИЛИ 44 группы логических элементовИЛИ 43. Всего п элементов ИЛИ 44 поколичеству групп регистров 39.и каждый элемент 44 имеет разрядность,равную Й, Как только информация считалась в г-ю группу регистров 39,сигнал через схему ИЛИ 44 пошел над-й инверсный вход регистра 37, чтобудет означать, что загрузка в д-югруппу регистров, 39 произошла и 1-йпроцессор занят,Ф о р м у л а из о б р е т е н и я 1. Устройство для асинхронной ас 25 социативной загрузки многопроцессорной вычислительной системы, содержащее блок дешифрации и анализа признаков, блок регистровой памяти, информационный выход которого являетЗ 0 ся информационным выходом устройства,управляющий вход блока регистровойпамяти является входом признаков готовности устройства, первый, второйи третий информационные входы блокадешифрации и анализа признаков явля 35ются управляющим входом, входом задания признаков и входом задания числа признаков устройства соответст. венно, управляющий выход блока реги 40стровой памяти соединен с входом запуска блока дешифрации и анализапризнаков, о т л и ч а ю щ е е с ятем, что, с целью повышения производительности за счет возможности поразрядного параллельного считывания45информации, в него введен блок стековой памяти, выход которого соединен с информационным входом блока регистровой памяти, информационныйвход блока стековой памяти являетсяинформационным входом устройства, выход блока дешифрации и анализа признаков соединен с входом разрешениязаписи блока стековой памяти,2, Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок дешифрации и анализа признаков содержитдешифратор признаков, схему опроса,узел хранения и сравнения признаков, 1410053выход совпадения признаков которого является выходом блока, вход запуска схемы опроса является входом запуска блока, выход схемы опроса соединен5 с входом синхронизации узла хранения и сравнения признаков, информационный вход которого соединен с выходом дешифратора признаков, вход которого является первым информационным входом блока, информационный4вход и вход числа признаков узла хранения и сравнения признаков являются вторым и третьим информационными входами блока соответственно. 3. Устройство по п. 1 о т л ич а ю щ е е с я тем, что блок стековой памяти содержит группу регистров, группу элементов И, группу элементов ИЛИ, причем информационные входы регистров группы соединены с информационным входом блока, выходы разрядов регистров группы соединены с первыми входами соответствующих элементов И группы, вторые входы которых являются вхбдом разрешения записи блока, выходы элементов И групп соединены с входами соответствующих элементов ИЛИ группы, выходы которых являются выходом блока.1410053 тинов Составитель Еедактор О.Спесивых Техред А.Крав Подписн аж 704Заказ 3482/4 б нного комитета СССтений и открытийРаушская наб., д 5 од, ул. Проектная,ическ иятие, г оизводственно-пол ВНИИПИ Государств по делам изоб113035, Москва, Жректор М,Васильева