Сумматор кодов фибоначчи
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОНЕТСНИХ СОЦИАЛИСТИЧЕСКИХ, РЕСПУБЛИН 6 Р 7/ РЕТЕНИЯ ЕЛЬСТВ кий ство С 9, 97 во ССС 9, 198(57) Изобретенивычислительнойиспользовано дл ОВ ФИБ относи НАЧЧИ сяко может вания астиыть техники я сумми од ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССР делАм изОБРетений и ОтнРытии ОПИСАНИЕК АВТОРСКОМУ СВИ(56) Авторское свидетельУ 570896, кл. 6 06 Р 7/4Авторское свидетельстУ 1083182, кл.С 06 Р 7/4 Фибоначчи с представлением результата суммирования в минимальной форме, Цель изобретения - повышениебыстродействия. Сумматор кодов Фибоначчи содержит в каждом разряде шестьэлементов И.18 - 23, четыре элементаИЛИ 24 - 27, пять элементов НЕ 2832, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ33 " 38, Сумматор кодов Фибоначчиможет осушествлять контроль суммы,основанный на том, что появлениерезультата суммирования в неминимальной форме свидетельствует о наличииотказа либо в неисправности в схеме,1 ил.Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствахЭВМ, осуществляющих параллельное суммирование чисел, представленных в кодах с иррациональными основаниями, сполучением суммы в минимальной Форме,Цель изобретения - повышение быстродействия, ОНа чертеже представлена Функцио.нальная схема одного разряда сумматора кодов Фибоначчи.Сумматор кодов Фибоначчи содержитв каждом разряде входыи 2 -горазряда первого и второго операндовсумматора, где 1 = 1,п, и - разрядность операндов, входы 3 и 4 (1. - 1)го разряда первого и второго операндов сумматора, вход 5 переноса из 20(1. + 2)-го разряда сумматора, вход бзапрета распространения переноса иэ. + 3)-го разряда сумматора, вход 7запрета распространения переноса из+ 1)-го разряда сумматора, вход 258 запрета распространения переноса изЯ - 2)-го разряда сумматора, вход 9запрета распространения переноса из(з. - 3)-го разряда, вход 10 запретасвертки из (1 + 2)-го разряда сумматора, вход 11 запрета свертки из( - 2)-го разряда, вход 14 запретасвертки из (х - 1)-го разряда сумма 35тора, вход 15 переноса из (1 - 1)-горазряда сумматора, вход 16 сверткииз (х + 1)-го разряда сумматора, вход17 свертки из ( + 2)-го разряда сум 40матора, шесть элементов И 8 - 23,четыре элемента ИЛИ 24 - 27, пятьэлементов НЕ 28 - 32, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 - 38, выход39 суммы данного разряда сумматора,выход 40 запрета распространения переноса данного разряда сумматора,выход 41 переноса данного разрядасумматора, выход 42 управления данного разряда сумматора, выходы 43 и44 соответственно свертки и запретасвертки данного разряда сумматора.Сумматор кодов Фибоначчи работаетследующим образом.Коды слагаемых поступают на вхо- Ьды 1 - 4 сумматора,55Для пояснения Функционированиясумматора введены следующие обозначения:а- значение 1-го разряда слага 1емого А;Ъ -.значение 1.-го разряда слагаемого В;б, - значение 1.-го разряда суммы ;Р - сигнал переноса из -го раз 1ряда суммы;Р; - сигнал запрета распространения переноса из -го разряда суммы;Я; - сигнал свертки из -го разряда суммы;Я, - сигнал запрета свертки из-го разряда суммы.Следовательно, если а; - Ь;= 1,то при сложении возникают переносыиз 1-го разряда в (1. + 1)"й (старший)и (1 - 2) "й (младший) разряды сумматора.Кроме того, для трех подряд идуших разрядов условием свертки в 1-й(старший) разряд является ноль встаршем (-м) разряде и единицы вдвух младших 1 " 1)-м и И - 2)-м)разрядах суммы,Сигнал переноса из 1-го разрядасумматора Формируется в соответствиис логическим выражением Р= а;Ь,Р; (а, + Ь;)Р;+ а;, х Сигнал запрета распространения пе"реноса иэ -го разряда Р; являетсяпростой инверсией сигнала Р;,Сигнал .свертки иэ -го разрядасумматора Формируется в соответствиисо следующим логическим, выражением: Я=хР+хР+(а Ь; + Я; Р;)а;, +Ь;,) также полученным на основе анализаусловий, при наличии которых осуше"ствляется свертка. Сигнал запретасвертки из 1-го разряда Я являетсяинверсным по отношению к сигналу Б;.В образовании сигнала суммы 1-горазряда могут участвовать следуюшиесигналы: а., Ъ сигнал переноса иэ(1. + 2)-го разряда суммы Р;+, сигнал переноса из ( - 1) -го разрядасуммы Р , сигналы свертки иэ д,(х + 1), (3. + 2)-го разрядов суммыЯ Я 1+ ф Ясоответственно,полученным на основе анализа условий,при наличии которых возникает переносв -м разряде суммы,Таким образом 10 з 14117Следовательно, значение 1.-го разряда суммы определяется значениями перечисленных сигналов (точнее наличием каких-либо из них либо отсут 5 ствием). Сумматор кодов фибоначчи позволяет получать сумму кодов Фибоначчи в минимальной форме за один такт,15Формула изобретения Сумматор кодов Фибоначчи, содержащий в каждом разряде первый, второй, третий, четвертый элементы И, первый, 20 второй, третий, четвертый элементы ИЛИ, первый, второй, третий элементы НЕ, причем входы 1-го разряда первого и второго операндов, где 1. = 1,п, и - разрядность операндов, сумматора 25 соединены соответственно с первым и вторым входами первого элемента И данного разряда сумматора, вход переноса из ( + 2)"га разряда сумматора соединен с первым входом второго элемента И х-го разряда сумматора, вход запрета распространения переноса из(х + 1)-го разряда сумматора соединен с первым входом третьего элемента И х-го разряда сумматора, о т л и ч а " ю щ и й с я тем, что, с целью повышения быстродействия, в каждый разряд сумматора кодов Фибоначчи введены пятый, шестой элементы И, четвертый, пятый элементы НЕ, первый, второй, третий, четвертый, пятый, шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем третий вход первого элемента И , соединен с входом запрета распространения переноса иэ (д + 3)-го разряда сумматора, второй вход вто 45 рого элемента И соединен с вьиодом первого элемента НЕ, вход которого соединен с входом (д - 1)-го разряда.первого операнда сумматора, вход(х - 1)-го разряда второго операнда сумматора соединен с входом второго элемента НЕ, вьиод которого соединен с третьим входом второго элемента И, четвергый вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента И, второй вход которого соединен с первым входом пятого элемента И, выходом запрета распространения переноса данноо разряда сумматора и выходом третьего элемента НЕ, вход которого соединен с выходом переносаданного разряда сумматора и выходомвторого элемента ИЛИ, первый и второйвходы которого соединены соответственно с выходом первого элемента И и вы"ходом второго элемента И, вход -горазряда первого операнда сумматорасоединен с первым входом первогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первымвходом первого элемента ИЛИ, второйвход которого соединен с входом"го разряда второго операнда сумматора и первым входом второго элементаИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с входом свертки из(1. + 2)-го разряда сумматора. входпереноса из И + 2)-го разряда сумматора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходкоторого соединен с первым входамтретьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕИЛИ, выход которого соединен с выходом суммы данного разряда сумматора.вход переноса из (. - 1)-га разрядасумматора и вход свертки из (3. + 1)-горазряда сумматора соединены соответственно с первым и вторым вхадамнпятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым вхо-.дом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.второй вход и выход которого саеднне"ны соответственно с выходом второгоэлемента, ИСКЛЮЧАЮЩЕЕ ИЛИ и вторымвходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход запрета свертки суммамитора из ( + 2)-го разряда сумматорасоединен с первым входом шестогоэлемента И, второй вход которого сае=динен с выходом четвертого элементаИ и входом четвертого элемента НЕ.выход которого соединен с выходомуправления данного разряда сумматора,вход управления из (д -)-го разрядасумматора, вход запрета распространения переноса иэ (1. - 2)-го разрядасумматора, вход запрета свертки из(х " 1)-го разряда сумматора соединены.соответственно с вторым, третьим, четвертым входами третьего эле"мента И, выход которого соединен спервым входом третьего элемента ИЛИ,второй вход которого соединен с выходом пятого элемента И. второй,ь,Заказ 3655/44 , Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 1 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5третий, четвертый входы которого соединены соответственно с входом управления из Д - 2)-го разряда сумма,тора, с входом запрета распространеФ5 . ния переноса из (х " 3)-го разряда сумматора и входом запрета свертки из (3. " 2)-го разряда сумматора, вы-,од шестого элемента И и выход третьего элемента ИЛИ соединены соот О ветственно с первым и вторым входами четвертого элемента ИЛИ, выходкоторого соединен с выходом запретасвертки данного разряда сумматора ивходом пятого элемента НЕ, выход которого соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вы"ходом свертки данного разряда сумматора,
СмотретьЗаявка
4204271, 12.01.1987
СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОЕ БЮРО "МОДУЛЬ" ВИННИЦКОГО ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА, ВИННИЦКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
СТАХОВ АЛЕКСЕЙ ПЕТРОВИЧ, ЛУЖЕЦКИЙ ВЛАДИМИР АНДРЕЕВИЧ, ЧЕРНЯК АЛЕКСАНДР ИВАНОВИЧ, СОБОЛЕВА ИРИНА СЕРГЕЕВНА
МПК / Метки
МПК: G06F 7/49
Метки: кодов, сумматор, фибоначчи
Опубликовано: 23.07.1988
Код ссылки
<a href="https://patents.su/4-1411735-summator-kodov-fibonachchi.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор кодов фибоначчи</a>
Предыдущий патент: Последовательный сумматор
Следующий патент: Одноразрядный двоичный сумматор
Случайный патент: Синтезатор электрических сигналов