Комбинационный сумматор

(56) Авторское сви В 1078426, кл, С 0Авторское свиде Р 1034031, кл. 6 0 (54) КОМБИНАЦИОННЫЙ ССР83Р Р ф 471 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ К АВТОРСКОМУ СВИ ЕТЕЛЬСТ(57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цельизобретения - повышение быстродействия. Комбинационный сумматор содержит в каждом разряде Функциональныетранзисторы и-типа 1-32, нагрузочныетранзисторы 33-36, элементы НЕ 37,40, входы 41 - 44 прямого, инверсногозначений первого и второго операндов, входы 45, 46 прямого и инверсного значений переноса, выходы 47, 48.прямого, инверсного значений переноса, выходы 49, 50 прямого и инверсного значения суммы. 1 ил.1411737 Изобретение относится к вычислительной технике и может быть исполь, эовано в процессорах ЗВМ.5Цель изобретения - увеличениебыстродействия,На чертеже представлена функциональная схема одного разряда комбинационного сумматора.Комбинационный сумматор в каждом Оразряде содержит функциональные транзисторы и-типа 1"32, нагрузочныетранзисторы 33-36, элементы НЕ 3740, входы 41-44 (а, а и Ь, Ь) пря.мого и инверсного значений первого ивторого слагаемых, входы 45 и 46(р, р) прямого и инверсного значенийпереноса иэ предыдущего разряда, выходы 47 и 48 (р, р ) прямого и инверсного значений переноса в следующий разряд, выходы 49 и 50 (з, з)прямого и инверсного значений суммыданного разряда (сигналы завершенияпереходных процессов в сумматоре).Сумматор работает следующим образом.Инертное состояние схемы характе"риэуется значениемна всех ее входах и выходах: а = а = Ь = Ь = рр = р = р = з = з = 1. При этом 30все .транзисторы 21-32 открыты,и, если на входах сумматора устанавливается единичный рабочий набор: а = Ь == р = 1 и а = Ь = р = О, то транзисторы 1"8 остаются открытыми, на входах элементов НЕ 37 и 39 сохраняется,35значение О, а на их выходах, т.е.выходах р и з, - значение 1, а тран-,зисторы 11-18 закрываются, на входахэлементов НЕ 38 и 40 появляются эначения 1, а на их выходах, т.е.выходах р и з, - значения О,которые закрывают транзисторы 22и 28-30. При переходе схемы винертное состояние значение 0 навходе элемента НЕ 38 появляетсятолько после того, как откроютсятранзисторы 11 и 14, т.е. после того,как в инертное состояние возвратятсявходы а и Ь. После этого на выходеэлемента НЕ 38 появляется значение1, т.е. выходы р и р схемы оказываются в инертном состоянии, в результате чего открываются не только транзисторы 13,26 и 18, но и 31 и 32 ина входе элемента НЕ 40 появляетсязначение О, а на его выходе, .т.е.выходе з, " значение 1, схема возвращается в инертное состояние. 2Если на входах сумматора устанавливается нулевой рабочий набор: а = = Ьр0 и а = Ь = р = 1, то транзисторы 11"18 остаются открытыми, на входах элементов НЕ 38 и 40 сохраняются значения О, а на их выходах, т.е. выходах ри з, - значение 1, а транзисторы 1-8 закрываются и на входах элементов НЕ 37 и 39 появляются значения 1, а на их выходах, т.е. выходах р и в, - значения О, которые закрывают транзисторы 21 и 23-25. При переходе схемы в инертное состояние значение 0 на входе элемента НЕ 37 появляется только после того, как открываются транзисторыи 4, т.е. после того, как в инертное состояние возвращаются входы а и Ь. После этого на выходе элемента НЕ 37 появляется значение 1,-с (т.е. выходы р и р схемы.оказываются в инертном состоянии, в резуль" тате чего открываются не только тран" зисторы 3,6 и 8, но и 26 и 27 и на входе элемента НЕ 39 появляется зна" чение О, а на его выходе, т.е, выхо" де з - значение 1, схема возвращается в инертное состояние.Если на входах сумматора устанав-, ливается рабочий набор, в котором значение 1 сохраняется на одном пря" мом и, соответственно, на двух инверсных выходах, например а = Ь =р1 и а = Ьр = О, то на входах элементов НЕ 38 и 39 сохраняются значения О,.а на их выходах, т.е.-1выходах р и з, - значения 1, а на выходе элемента НЕ 37 появляется значение 1 и на его выходе, т.е. выходе р . - значение О. ПослеФэтого закрываются транзисторы 19 и 20, на входе .элемента НЕ 40 появляется значение 1, а на его выходе, т.е. выходе з - значение О. Эти зна" чения на выходах р и з закрывают транзисторы 21 и 28-30. При переходе в инертное состояние значение 0 на входе элемента НЕ 37 появляется только после того, как открываются транзисторы 1 и 4, т.е. после того, как в инертное состояние возвращаются входы а и Ь. После этого на выходе элемента НЕ 37 появляется значение 1, т.е. выходы ри р схемы оказываются в инертном состоянии, в результате чего открываются транзисторы 21 и 32. Значение 0 на входе. элемента НЕ 40 появляется после того,417 3как открываются транзисторы 13, 16 и 18, т.е. после того, как в инертное состояние возвращаются входы а, Ъ и р, В результате на выходе элемента НЕ 40, т.е. выходе з, появляется значение 1, схема возвращается в инертное состояние.Если на входах сумматора устанавливается рабочий набор, в котором значение 1 сохраняется на двух прямых и одном инверсном входах, например а = Ь = р =и а = Ь = р : О, то на входах элементов НЕ 37 и 40 сохраняется значение О, а на их выходах, 15 т.е. выходах р и з, - значения 1, на входе элемента НЕ 38 появляется значение 1, на его выходе, т.е. выходе р , - значение О. После этого закрываются транзисторы 9 и 10, на входе элемента НЕ 39 появляется значение 1, а на его выходе, т,е. выходе з, - значение О. Эти значения на выходах р и з закрывают транзисторы 22-25. При переходе в инертное состояние значение О на входе элемента НЕ 38 появляется только после того, как открываются транзисторы 11 и 14, т.е. после того, как в инерт" ное состояние возвращаются входыЗО а и Ь. После этого на выходе элемента НЕ 38 появляется значение , т.е. выходы р и р схемы оказываются в инертном состоянии, в результате чего открываются.транзисторы 26 и 27Значение О на входе элемента НЕ 39 появляется после того, как открываются транзисторы 3,6 и 8, т,е, после того, как в инертное состояние возвращаются входы а, Ь и р. В результате на выходе элемента НЕ 39, т.е, вы" ходе в, появляется значение 1, схема возвращается в инертное состояние.Таким образом, рабочее состояние выходов з и в суммы данного разряда .появляется только после того, как .все его входы (в том числе и переноса из предыдущего разряда) перейдут из инертного в рабочее состояние. При этом рабочее состояние на выходах(р и р переноса в следующий разряд могут вырабатываться и до этого (на нулевом и единичном рабочих наборах)В этом случае признаком завершения переходных процессов при переходе в рабочее состояние данного разряда 55 является переход в рабочее состояние выходов в и в суммы не только данного, но и следующего разрядов. Пере 37 4ход выходов в и а суммы данного разряда в инертное состояние происходиттолько после того, как на всех еговходах установится инертное состояниеи выходы р и рпереноса в следующийразряд также перейдут в инертное состояние, т.е, по завершении в нем переходньмипроцессов. Формула изобретения Комбинационный сумматор, содержащий в каждом разряде десять.функцио" нальных транзисторов п-типа, четыре нагрузочных транзистора, причем затворы первого, второго, третьего функциональных транзисторов соединены с входом прямого значения первого операнда сумматора, затворы четвертого, пятого, шестого функциональных транзисторов соединены с входом прямого значения второго операнда сумматора, затворы седьмого и восьмого функциональных транзисторов соединены с вхо" дом прямого значения переноса сумматора, затворы девятого и десятого транзисторов соединены с вьмодом инверсного значения переноса сумма.тора, сток первого функционального транзистора соединен с истоком четвертого функционального транзистора, сток которого соединен с шиной нулевого потенциала сумматора, сток второго Функционального транзистора соединен со стоком пятого функционального транзистора, сток третьего Функ ционального транзистора соединен с истоком. шестого функционального транзистора,. сток которого соединен с истоком восьмого Функционального тран" зистора,.о т л и ч а ю ш и й с я тем, что, с целью увеличения быстро. действия, в каждый разряд введены четыре элемента НЕ и двадцать два функциональных транзистора п-типа, причем затворы одиннадцатого, двенад" цатого и тринадцатого функциональных транзисторов соединены с входом инверсного значения первого операнда сумматора, затворы четырнадцатого, пятнадцатого, шестнадцатого Функциональных транзисторов соединены с входом инверсного значения второго операнда сумматора, затворы семнадцатого, восемнадцатого функциональных транзисторов соединены с входом инверсного значения переноса сумматора, затворы девятнадцатого, двадцатоВаказ Зб 55/44 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 го, двадцать первого, двадцать второго, двадцать третьего функциональных транзисторов соединены с выходом прямого значения переноса сумматора, стоки двадцать четвертого, двадцатьпятого, двадцать шестого Функциональных транзисторов соединены с выходом прямого значения суммы сумматора и выходом первого элемента НЕ, вход которого соединен с истоками третьего и девятого Функциональных транзисторов и через первый нагрузочный транзистор с шиной питания сумматора, затворы двадцать седьмого двадцать восьмого 15 двадцать девятого Функциональных транзисторов соединены с выходом инверсного значения переноса сумматора, затворы тридцатого, тридцать первого, тридцать второго функпиональ 20 ных транзисторов соединены с выхо - дом инверсного значения суммы сумматора и выходом второго элемента НЕ, вход которого соединен с истоками тринадцатого, девятнадцатого Функцинальных транзисторов и через второй агрузочный транзистор с шиной питаия сумматора, стоки четырнадцатого, вадцать первого, двадцать четвертоо, двадцать пятого, двадцать третьео, двадцать седьмого, двадцать девяого, тридцатого и тридцать первого ункциональных транзисторов соединеы с шиной нулевого потенциала суммаора, шина питания сумматора соединеа через третий нагрузочный транзис ор с истоками первого, второго,пяого Функциональных транзисторов и ходом третьего элемента НЕ, выход ,оторого соединен с затвором двадцать первого Функционального тран.зистора, исток которого соединен со стоКом седьмого функционального тран;1 истора, исток которого соединен со (истоком второго Функционального транзистора, сток третьего функциональЙого транзистора соединен с истоком десятого Функционального транэистора, сток которого соединен с истокомдвадцать пятого функционального транзистора, сток девятого функционального транзистора соединен с истокомдвадцать шестого Функциональноготранзистора, сток которого соединенс истоком восьмого функциональноготранзистора, сток которого соединенс истоком двадцать четвертого функци"онального транзистора и двадцать второго функционального транзистора,сток которого соединен с истокомдвадцать седьмого функциональноготранзистора, шина питания сумматорачерез четвертый нагруэочный транзистор соединена с истоками одиннадцато-го, двенадцатого, пятнадцатого функциональных транзисторов и входом четвертого элемента НЕ, выход которогосоединен с затвором двадцать девятого функционального транзистора, истоккоторого соединен со стоком семнадцатого функционального транзистора,исток которого соединен. со стокамипятнадцатого и двенадцатого функциональных транзисторов, исток четырнадцатого Функционального транзисторасоединен со стоком одиннадцатогофункционального транзистора, стокдевятнадцатого функционального тран"зистора соединен с истоком тридцатьвторого функционального транзистора,сток которого соединен с истоком восемнадцатого и стоком шестнадцатогоФункционального транзистора, истоккоторого соединен со стоком тринадцатого и истоком двадцатого функционального транзистора, Сток которогосоединен с истоком тридцатого. функ-.ционального транзистора, сток восем"надцатого функционального транзистора соединен с истоком тридцатьпервого и истоком двадцать восьмогоФункционального транзистора, сток которого соединен с истоком двадцатьтретьего Функционального транзистора,