Цифровой функциональный преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 9 (11) 6 Р 75 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 55/24-24.88. Бюл,В 27 тян и Н.И5(088.8)кое свидекл. С 06 ША В 3952 7/38, опу Сергее ельство 7/544,87, 198 лик. 1975. ОВАТЕЛЬ 57) Изобретен ычислительной рименено в сп ислительных у бработки сиги бласти относитс техники и можециализированнь тройствах цифалов. Целью изо т быть и выровой ретеУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Г 21) 42184(56) АвторВ 1019444,Патенткл, С 06 Р ФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРА ния является расширение класса решаемых задач за счет возможности вычисления совокупности тригонометрических функций (агсвп х, агссовх,агсг 8 х, агссг 8 х, агсв 1 п Х 1/Х 2, агссов Х 1/Х 2, агсйц Х 1/Х 2, агсс 8 Х 1/Х 2)и выполнения операции деления ф 1/Х 2,1/Х 2). Преобразователь содержит.первый регистр 1, второй регистр 2, первый умножитель 3, первый мультиплексор 4, второй умножитель 5, второймультиплексор 6, схему сравнения 7,регистр 8 последовательных приближений, первый 9 и второй 10 блоки па.мяти значений синуса и косинуса, тре-.тий 11 и четвертый 12 мультиплексоры, Яблок 13 синхронизации. 1 ил., 1 табл.11411738вается такое число Т, при которомвыполняется равенствоХ 1 гог(Т) Х 2 рс 9 (Т) ф где Х - код первого числа, поступаюшего на вход преобразователя;Х 2 - код второго числа, поступающего на вход преобразователя;г (1) - Функция, реализованнаяпервым узлом обратнойсвязи (УОС 1), содержащимпервый блок 9 памяти итретий мультиплексор 11; Гс -(Т) " функция, реализованнаявторым узлом обратной связи (УОС 11), содержашимвторой блок 10 памяти и.четвертый мультиплексор12.В соответствии с управляюшим кодом, поступаюшим на входы группы входов кода операции, на выходах УОС 1 и УОС 11 вырабатываются коды одной иэ перечисленных ниже Функций выходного числа Т;рс( ) фбарс(Т): впТ рс(Т) = совТ.Измейяя код, поступаюший на входы группы входов кода операции, можно реализовать различные алгебраические и тригонометрические Функциивходных величин Х 1 и Х 2, представленные в таблице управляющих сигналов на входах элементов и узлов преобразователяостояннеультиплексоров номер канала) Код управления навход выбора функции ункцияУОС 11 ОС 1 Функция, реализованная дреобраэова- телем 2 р Эр 4 р 5 р бр ИХ 4 ИХ 6 ИХ 1 ИХ 2 О 1 % 0 4 в 1 2 У Х 1 в юуО м+ог(Т)" в 1 пТ Г (Т) совТ Т агсви.Х 1Т агссов Х 1Тагсгя Х 1Т агссщ Х 1 2 2 2О 1 Изобретение относится к вычислительной технике и может быть применено в специализированных вычислителях устройств цифровой обработки сигналов.Цель изобретения - расширение класса решаемых задач за счет воэможности вычисления совокупности тригонометрических функций (агсвп х, агссов х, агсг 8 х, агссг 8 х, агсвп Х 1/Х 2, агссов Х 1/Х 2, агсг 8 Х 1/Х 2, агссй 8 Х 1/Х 2) и выполнения операции деле-, ния (Х 1/Х 2, 1/Х 2).На чертеже представлена Функциональная схема преобразователяПреобразователь содержит первый 1 и второй 2 регистры, первый умножитель 3, первый мультиплексор 4, второй умножитель 5, второй.мультиплек сор 6, схему 7 сравнения, регистр 8 последовательных приближений, первый блок 9 памяти значений синуса и косинуса, второй блок 10 памяти значений синуса и косинуса, третий мультиплексор 11, четвертый мультиплексор 12, блок 13 синхронизации.Преобразовательработает следующим, образом.Перед началом процесса преобра р зования на первый и второй входы преобразователя поступают в виде двоичных кодов два числа Х 1 и Х 2, а на группу входов кода операции - код требуемой Функции.Алгоритм работы преобразователя основан на том, что с помощью регистра 8 последовательных приближений на выходе преобразователя устанавлиЙр (Т), в 1 пТ Е (Т) совТ 2 Ерс(Т) совТ Ерс(Т) в 1 пТ,4Продолжение таблицыуне уякФя7 УОСХХ 1411738 Код управления н вход выбора Функ тояние ьтнплехсо Реализоввннапреобразователем 1 р 2 р Зр 4 р 5 р Х 1 ТфагсвЬ;Х 21 1,У) в 1 п 1 К (Т) созТ 1 О ояниеТаким реализацию бр по зом, на входы схемы 7 тупают коды двух чисел еэультат их сравнения сом с выхода С 4 блоха 13 записывается в старший ра 8 последовательных после чего на его вы" ется код 71, а на вхоравнения - коды чисел енство (1) можно У Х 2= Х 1,и работа п равлена на разователя буде бор такого числ наУ ходит л раэ8 последотех пор;венство Описанный процесс прои (п - разрядность регистра вательных приближений) до пока не будет соблюдено р (2). После этого с выхода функционального преобразо но считывать код числа У. цифровогоателя можО ормула из т е я Цифровой функциональный преобразователь, содержащий два регистра, первый умножитель, первый блок памяти значений синуса и косинуса, схему сравнения и регистр последовательных приближений, причем входы первого и второго аргументов преобразователя соединены с информационными входами первого и второго регистров соответственно, выход первого регистра соединен с входом первого сомножителя первого умножителя, выход схемы сравнения соединен с информационным входом регистра последовательных прибли" жений, о т л и ч а ю щ и й с я тем,О С приходом на ства запускающего цикл преобразован выходов С - СЗ б зации коды чисел ются в первый 1 и соответственно, а ра 8 последовател устанавливается к на выходе региьных приближениод числа У. Н р н и е ч а н и е, + - безразлнчнос со Для примера рассмотфункции У = Х 1/Х 2,В этом случае равпереписать в виде при котором это равенство выполняется,До начала цикла преобразования навходы первого и второго аргументов 35устройства подаются коды чисел Х и Х 2,а на входы группы входов кода операции - код, соответствующий выбраннойфункции. При э 1 ом происходят следуюшие подключения: выход первого регистра 1 через первый мультиплексор4 подключается к входу первого операнда схемы 7 сравнения, выход устройства через четвертый мультиплексор12 подключается к входу второго сомножителя второго умножителя 5, а вы.ход этого умножителя через второймультиплексор 6 подключается к .входу второго операнда схемы 7 сравнения. 5 вход запуска устрой импульса начинаетс ия, Импульсами с лока 13 синхрониХ 1 и Х 2 записывавторой 2 регистры сравнения сХ 1 и Х 2Уз. Рпервым импульсинхронизацииразряд регистприближений,ходах формирудах схемы 7 сХ 1 и Х 2 У 1. Е р(Х) ффсозТ Кс (Т) зфз 1 ЙСоставитель С. КуликовТехред М,Ходанич Корректор М. Шароши Редактор В, Петраш Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж; Раушская наб д. 4/5 Заказ 3655/44 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 14117 что, с целью расширения класса решаемых задач за счет возможности вычисления совокупности тригонометрических функций и выполнения операции деления, в него дополнительно введе, ны второй умножитель, второй блок па1 мяти значений синуса и косинуса, четыре мультиплексора и блок синхрони" эации, причем выход второго регистра соединен с входом первого сомножителя второго умножителя, выходы первого и второго умножителей соединены с вторыми информационными входами пер, вого и второго мультиплексоров соот" 15 ветственно, первый информационный вход первого мультиплексора соединен с выходом первого регистра, первый информационный вход второго мультиплексора объединен с входом второго сомножителя второго умножителя, входы вторых сомножителей первого и второго умножителей соединены с выходами третьего и четвертого мультиплексоров соответственно, выходы первого и .,второго мультиплексоров соединены с первым и вторым входами соответственно схемы сравнения, выход регистра последовательных приближений Соединен с адресными входами первого и второго блоков памяти значений синуса и косинуса и с первыми информационными входами третьего и четвертого мульти 38 6плексоров, вторые информационные входы третьего и четвертого мультиплексоров соединены с выходами соответственно первого и второго блоков па" мяти значений синуса и косинуса, выход регистра последовательных приближений соединен с выходом резуль" тата преобразователя, вход запуска которого соединен с одноименным входом блока синхронизации, первый и второй выходы которого соединены с входами начальной записи первого и второго регистров соответственно, третий и четвертый выходы блока синхронизации соединены с входами начальной записи и синхронизации соответственно регистра последовательных приближений, первый и второй входы группы входов кода операции преобразователя соединены с управляющими входами первого и второго мультиплексоров соответственно, третий и четвертый входы группы входов кода операции преобразователя соединены с управляющими входами третьего и четвертого мультиплексоров соответствен" но, пятый и шестой входы группы входов кода операции преобразователя соединены с управляюшими входами выбора функции соответственно первого и второго блоков памяти значений синуса и косинуса.