Устройство для вычисления функций

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СПУБЛИК 94 С 06 Р 75 Й КОМИТЕТ СССР БРЕТЕНИЙ И ОТКРЫТИЙОСУДАРСТВ ПО ДЕЛАМ И АНИЕ И ЕТЕ нститут электронн В.А,Б ьц,8)идетельст6 Р 7/552Аппаратныелькой теГУ ю 1977 ф во СССР1981. е метод хнике.с, 55 Кычи при ого шим Э(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЦИИ(57) Изобретение относится к влительной технике и может бытменено в качестве функциональнрасширителя в составе с боль или в качестве автономного специализированного быстродействующего вычислителя. Целью изобретения являетсясокращение аппаратурных затрат засчет размещения опорных значений всередине. интервала апроксимации,Значение, поступающее с выходов регистра старших разрядов аргумента 1, поступает на входы блоков 2 памятиопорных значений и номеров интервалов 3. Значения с выходов блока памяти 3 и выходов регистра младшихразрядов аргумента 4 определяют значение корректирующей функции, хранящейся в блоке 5 памяти, котороевычитается или складывается с опорным значением в сумматоре-вычитателе 6, управляющий вход которого через элемент НЕ связан с выходом старшего разряда регистра младших разрядов аргумента 4, 1 ил,129704 Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях,Целью изобретения является сокращение аппаратурных затрат эа счетразмещения опорных значений функциив середине интервала аппроксимациии следовательно уменьшение раэряд 11 Оности кода приращения функции и коданомера интервала для вычисления функции.На чертеже показана блок-схемаустройства.Устройство для вычисления функции15содержит регистр 3 старших разрядоваргумента, блок 2 памяти опорных значений, блок 3 памяти номеров интервалов, регистр 4 младших разрядов аргумента, блок 5 памяти корректирующей 20функции, сумматор-вычитатель 6, элемент НЕ 7.Устройство функционирует следующим образом,Вычисление функции производитсяпо формуле 2 +22 вк где У 5 рядности кода приращения функции кода номера интервала, в него дополнительно введены блок памяти номеров интервалов, блок памяти корректирующей функции, сумматор-вычитатель и О элемент НЕ, причем выходы регистрастарших разрядов аргумента соединены с адресными входами блока памяти номеров интервалов, выходы которого соединены с адресными входами первой гументность нтерва" нкции в за опорТребу ляют, пр или вычи р(Ч,х,), точек по с учетом производ й Щ щ 1Р А( ",) АР А( , ) +(Инхук)2 2- опорное значениефункции,) - код корректирующей функции, зависит от номераподдиапазона ии регистра младших разрядов х,о - номер поддиапазона.Весь диапазон изменения ар разбивается на 2 (1 - разрядкрегистра старших разрядов) и лов. Значение элементарной фу середине интервала принимают ное значение мое значение функции вычис бавляя к опорному значению ая иэ него код поправки причем разбиение опорныхподдиапазонам производится скорости изменения первойной от функции. о гНа выходе блоков 2 и 3 памяти вырабатывается соответственно опорноех 2 +2значение функции Р А( ") и код2номера поддиапазона. На выходе блока5 памяти вырабатывается дополнительный код корректирующей функции. Еслив старшем разряде регистра 4 младшихВ разрядов единица (т.е. код х с 2 ),сигнал с выхода старшего разряда регистра 4 младших разрядов аргументапереводит сумматор-вычитатель 6 врежим вычитания, и из кода функциив опорной точке вычитается код корректирующей функции, если в старшемразряде регистра 4 младших разрядов"ноль", то код корректирующей функции, считываемый с выхода блока 5памяти, складывается со значениемфункции в опорной точке,Формула изобретенияУстройство для вычисления функции, содержащее регистр старших разрядов аргумента, регистр младших разрядов аргумента и блок памяти опорных значений, причем выходы регистра старших разрядов аргумента соединены с адресными входами блока памяти опорных значенйй, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат за счет размещения опорных значений функции в середине интервала аппроксимации, уменьшения разгруппы блока памяти корректирующейфункции, адресные входы второй группы которого соединены с выходами разрядов регистра младших разрядов аргумента, выход старшего разряда которого соединен через элемент НЕ с управляющим входом сумматора-вычитателя, первый и второй информационныевходы которого соединены с выходамисоответственно блока памяти опорныхзначений и блока памяти корректирующей функции, а выход сумматора-вычитателя является выходом устройства.