Устройство для алгебраического вычитания

.Тютченко888.8) тике и жет бы инович и вычислимерителния -ство длсодержи5 инве о СССР1978.С 6 СР1980. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫПФ ИСАНИЕ ИЭОБРЕТ АВТОРСКОМУ СВИДЕП:ЛЬСТ(56) Авторское свидетельсУ 84298) кл. С 06 Р 7/50Авторское свидетельствВ 913368, кл. С 06 Р 7/50 обретение относится к автомавычислительной технике и моь использовано в арифметичесройствах электронных цифровых тельных машини в цифровых изьных приборах. Цель изобретекрощение устройства. Устройя алгебраического вычитания т сумматор 1, два блока 3 и тирования, два элемента 7,и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 102 илИзобретение относится к вычислительной технике и автоматике и можетбыть использовано в арифметическихустройствах электронных цифровыхвычислительных машин и в цифровыхизмерительных приборах.Цель изобретения - упрощение устройства.На фиг. 1 приведена структурнаясхема устройства для алгебраического вычитания, на фиг. 2 - функциональная схема блока инвертирования,Устройство для алгебраическоговычитания содержит сумматор 1, входную шину 2 первого операнда устройства, входной блок 3 инвертирования,входную шину 4 второго операнда,выходной блок 5 инвертирования, выход 6 результата устройства, первыйи второй элементы И 7 и 8, выход 9признака переполнения, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕИЛИ 10- 12, первый элемент НЕ 13, шину 14 знакового разряда первого опе 25ранда шину 15 знакового разряда второго операнда, выход 16 знака результата устройства и второй элементНЕ 17,Блок инвертирования может быть выполнен, например, на микросхеме 564 ЛП 2.Устройство для алгебраического вычитания работает следующим образом,При одинаковых знаках Зн. А и Зн.В на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ .11 присутствуют одинаковые потенциалы, на выходе этого элемента - логический "0", который поступает навторой вход элемента И 7, На выходе 40 9 признака переполнения устройства при этом также присутствует логический0". Кроме того, логический "0" поступает на вход элемента НЕ 13. С его выхода логическая 1 поступает 45 на управляющий вход входного блока 3 инвертирования, При этом на второй вход сумматора 1 поступает инверсный код второго операнда В. Если АВ, то на выходе переноса сумматора " О формируется логическая "1", которая проходит через элемент И 8 и поступает на вход переноса сумматора 1.На выходе сумматора 1 появляется прямой код разности операндов А и В, В это время на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 присутствуют две логические " 1" (с выхода элемента И 8 и с выхода элемента НЕ 13) и на его выходе возникает логический"0". Этот логический "0" поступаетна управляющий вход выходного блока5 инвертирования, который пропускаетпрямой код разности операндов А и Вна выходе б результата устройства.При наличии логической "1" на входеэлемента НЕ 17 (с выхода элементаИ 8) на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 поступает логический"0". Тогда потенциал, который присутствует на шине 15 знакового разряда второго операнда проходит на выход 1 б знака. результата устройства,т.е. Зн. С = Зн. В.При АВ и Зн. А = Зн. В(-А) - (-В) = в (А-В),При АВ на выходе сумматора 1появляется инверсный код разностиоперандов А и В, а на выходе переноса сумматора 1 формируется сигналлогического "0". Этот сигнал на выходе элемента И 8 устанавливает логический чО", который поступает навторой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ10 и формирует на его выходе логическую "1". Эта логическая "1" припоступлении на управляющий вход выходного блока 5 инвертирования вызывает инверсию выходного кода сумматора 1. В результате этого на выходе6 результата устройства присутствуетпрямой код разности операндов А и В.Логический "0" с входа элемента НЕ 17инвертируется, и логическая "1" свыхода этого инвертора поступает навторой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ12. В этом случае на выходе 16 знакарезультата, Зн. С устройства присутствует инверсия значения знаковогоразряда второго операнда на шине 15,т,е. Зн, С := Зн, В.При АВ Зн. А = Зн, С(+А) - (+В) = в (А-В) = в (В-А), ( - А) - (-В) = +(А - Б) = +(В-А),При различных знаках Зн, А и Зн. В на выходе элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 11 формируется логическая "1", а на выходе элемента НЕ 13 - логический "0" который поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход сумматора 1 поступает прямой код операнда В, и на выходе сумматора 1 появляются код суммы операндов А и В и сигнал с выхода переноса сумматора 1,97036 4элемента НЕ 11 формируется логичен 1 1кая 1 , которая поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12.При этом на выходе 6 знака результата устройства фиксируется инверсиязначения знакового разряда Зн. В нашине 15, т.е. Зн. С = Зн. В. 12 При Зн. АЗн. В10 (+А) - (-В) = +(А+В)(-А) - (+В) = в (А+В),При подаче на шину 15 инверсногозначения знакового разряда Зн. В второго операнда второй вариант устрой ства выполняет операцию сложениядвух чисел с различными знаками, чтоподтверждается следующими преобразованиями. С при Зн. В С при ЗйВ-А, -В Формула изобретения 30 Устройство для алгебраического вычитания, содержащее сумматор, два элемента НЕ, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента И, причем 35 первый информационный вход сумматора соединен с входом значащих разрядов первого операнда устройства, входы знаковых разрядов первого и второго операндов устройства соединены соот ветственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом первого элемента НЕ и первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента НЕ, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, 50 в него введены два блока инвертирования, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход значащих разрядов второго операнда устройства соединен с информационным входом пер вого блока инвертирования, вход разрешения инвертирования которого соекоторый через элемент И 7 поступает на выход 9 признака переполнения.Логический "0" с выхода элемента НЕ 13 запрещает прохождение сигнала с выхода переноса сумматора 1 через элемент И 8 и формирует на его выходе логический "0", Наличие этого логического "0" и логического, 0 с выхода элемента НЕ 13 на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 вызывает появление логического 0" на его выходе и управляющем входе выходного блока 5 инвертирования. В результате этого на выходе 6 результата устройства появляется прямой код суммы операндов А и В.При инвертировании логического "0" с выхода элемента И 8 на выходе динен с выходом первого элемента НЕ,выход первого блока инвертированиясоединен с вторым информационнымвходом сумматора, выход суммы которого соединен с информационным входомвторого блока инвертирования, выходкоторого соединен с выходом значащихразрядов результата устройства, выходпереноса сумматора соединен с вторым входом первого элемента И, выходкоторого соединен с выходом переполнения устройства, выход второго элемента И соединен с входом переносасумматора, входом второго элемента НЕи первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которогосоединен с выходом первого элементаНЕ, вход разрешения инвертированиявторого. блока инвертирования соединенс выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход знакового разряда второго операнда устройства соединенс первым входом третьего элементаИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента НЕ, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом знака результата устройства.1291036ПодписноеСР ВИИПИ Госуд по делам и 13035, Москлиграфическое предприятие, г.ужгород, ул.Проектная роиэводстве Редактор И.КасарЗакаэ 781/51 Вфирмионныи Лют Составитель И.ЕсенинаТехред И.Ходаиич, Корректор И.Муска Тираж 673 ф твенного комитета СС ретений и открытий Ж, Раушская наб.,