Устройство для организации мультипроцессорной иерархической системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК ао 4 С 06 Р 15/ Г ОПИСАНИЕ ИЗОБРЕТЕНН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ оводникое руковод к памя- опи- ации ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(21) 3831145/24-24 (22) 26,09,84 (46) 07,03.87, Бюл, В 9 (71) Институт электродинамики АН УССР и СКТБ Института электродинамики АН УССР (72) В.М,Назаренко, В.В.Рогоза, В,В.Сорочинский и Ю,Н,Холоденко (53) 681.325 (088.8)(56) Вейцман К. Распределенные сис.темы мини- и микроЭВМ. - М.: Финансы и статистика, 1982.Титце У Шенк К, Полупр вая схемотехника: Справочно ство. - М.: Мир, 1983.Интерфейс накопителя на гибких магнитных дисках И 4 15 ИПГ-012. Техническое описание и инструкция по эКсплуатации 3.858.377 ТО, 1979.Устройство прямого доступа ти ИЗКС-002, Техническое сание и инструкция по эксплуат И 9 М 3.858,385 ТО, 1979,(54) УСТРОЙСТВО ДЛЯ ОРГАНИЗАЦИИ МУЛЬТИПРОЦЕССОРНОЙ ИЕРАРХИЧЕСКОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть использовано для организации мультипроцессорной иерархической вычислительной системы. Изобретение решает задачу уменьшения аппаратурных затрат и повышения скорости обмена информацией за счет уменьшения необходимости чис-. ла команд обмена. С этой целью устройство содержит регистр 6 управления, предназначенный для хранения номера канала обмена информацией между уровнями системы, дешифратор 7 выбора канала и блоки 10 приемопередат- ЯМФ чиков, управляемые блоками 5 управления прямым доступом в память и обеспечивающие прием и передачу информа" :ции в режимах "Ввод" и "Вывод", 3 ил.35 40 45 50 Изобретение относится к вычислительной технике и может быть испольэовано для организации мультипроцессорной иерархической вычислительнойсистемы.Цель изобретения - уменьшение аппаратурных затрат, а также повышениескорости обмена за счет уменьшениячисла команд, необходимых для организации обмена.На фиг. 1 представлена структурная схема устройства, на фиг, 2блок-схема алгоритма работы устройства в режиме ввода информацпи в память микроЭВМ верхнего уровня," нафиг, 3 - то же, в режиме вывода информации в память микроЭВМ нижнегоуровня.Устройство содержит дешифратор 1управляющих сигналов, входной регистр2, регистр 3 адреса, блок 4 приемопередатчиков верхнего уровня, блоки5 управления прямым доступом в память, регистр 6 управления, дешифратор 7 выбора, блок 8 внутренних приемопередатчиков, выходной регистр 9и блоки 10 приемопередатчиков нижнего уровня. Устроиство имеет входвыход 11 верхнего уровня, входы-выхбды 12 нижнего уровня,Устройство работает следующим образом.Всеми обменами в системе управляет микроЭВМ верхнего уровня. Под ееуправлением происходит ввод-вывод информации в режиме прямого доступа кпамяти в (из) одну (ой) микроЭВМ нижнего уровня,Вывод информации происходит следующим образом. В программном режимемикроЭВМ верхнего уровня заносит врегистр 3 адреса адрес ячейки памяти, по которому производится выводинформации в выходной 9 регистрданные, которые переданы. Занесениеадреса и данных в регистры стробируется с выходов дешифратьра 1 управляющих сигналов. Затем в регистр 6управления записываетея информацияо номере микроЭВМ нижнего уровня, скоторой осуществлен обмен данными ио режиме обмена (в рассматриваемомслучае "Вывод" ). С выхода регистра6 управления информация поступает навход дешифратора 7 выбора, на одномиэ выходов которого появляется сигнал пуска блока 5, номер которогоопределен номером на регистре 6 управления. Кроме того, на входы выбора направления обмена всех блоков 5логики прямого доступа передается информация о выбранном режиме обмена, 5 По сигналу пуска блок 5 управленияпрямым доступом формирует запрос кмикроЭВМ нижнего уровня и, в случаеразрешения прямого доступа, формирует все необходимые сигналы для управления процессом обмена (" Вывод" ).Эти сигналы с выходов блоков 5 черезблоки приемопередатчиков нижнегоуровня поступают в канал ЭВМ, Приэтом блоки 5 по выходам "Адрес-данные" осуществляют управление блоком8 внутренних приемопередатчиков, апо выходам управления выдачей - управление выходами блоков 10 приемопередатчиков нижнего уровня, устанавливая таким образом связь черезмагистраль между каналом выбранноимикроЭВМ и регистром 3 адреса и выходным 9 регистром, Адрес ячейки памяти в канал микроЭВМ нижнего уровняпоступает с регистра 3 адреса, а данные - с выходного регистра 9, Обмензаканчивается выдачей блоком 5 сигнала сброса на регистр б управления,После этого устройство готово к новому циклу работы.Ввод информации происходит аналогичным образом, за исключением того,.что с регистра б управления черездешифратор 7 выбора на вход выбора направления обмена блоков 5 логики прямого доступа поступает информация о режиме работы "Ввод", После запуска блока 5 он формирует все необходимые сигналы для управления процессом ввода. При этом блок 5 осуществляет управление блоками внутренних приемопередатчиков и приемопередатчиков нижнего уровня таким образом, что адрес ячейки поступает с регистра 3 адреса, а входные данные фиксируются на регистре 2. После выдачи блоком 5 сигнала "Сброс" на регистр б управления данные с регистра 2 могут быть считаны с входа-выхода верхнего уровня.Формула изобретения Устройство для организации мультипроцессорной иерархической системы, 55 содержащее дешифратор управляющихсигналов, входной регистр, регистр адреса блок приемопередатчиков верхнего уровня и И блоков управления1295прямым доступом в памят, причем первые информационные входы-выходы входного регистра и регистра адреса подключены к первому информационному входу-выходу блока приемопередатчиковверхнего уровня и к входу дешифратора управляющих сигналов, первый и второй выходы которого подключены к синхровходам входного регистра и регистра адреса соответственно, второй инфор мационный вход-выход блока приемопередатчиков верхнего уровня является входом-выходом верхнего уровня устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных 15 затрат и повышения скорости обмена за счет уменьшения числа команд, необходимых для организации обмена, оно содержит регистр управления, дешифратор выбора, блок внутренних приемо передатчиков, выходной регистр и блоки приемопередатчиков нижнего уровня, причем третий и четвертый выходы дешифратора управляющих сигналов подключены к синхровходам выходного ре- ц гистра и регистра управления соответственно, первые информационные входы- выходы которых подключены к первому информационному входу-выходу блока приемопередатчиков верхнего уровня, вторые информационные входы-выходы входного регистра, выходного регистра и регистра адреса подключены к первому информационному входу-выходу 409 лблока внутренних приемопередатчиков, второй информационный вход-выход которого подключен к первым информационным входам-выходам блоков приемо- передатчиков нижнего уровня, вторые информационные входы-выходы которых являются соответствующими входами- выходами нижнего уровня устройства, выход регистра управления подключен к входу дешифратора выбора, первый выход которого подключен к входам выбора направления обмена блоков управления прямым доступом в память, вход пуска д-го (=1,Б) блока управления прямым доступом в память подключен к -му Я=2,И+1) выходу дешифратора выбора, выходы окончания цикла блоков управления прямым доступом в память подключены к входу сброса регистра управления, выходы "Адрес-данные" блоков управления прямым доступом в память подключены к входу "Адрес-данные" блока внутренних приемопередатчиков, выходы управлейия выдачей информации блоков управления прямым доступом в память подключены к входам управления выдачей информации соответствующих блоков приемопередатчиков нижнего уровня, выходы управляющих слов обмена блоков управле,ия прямым доступом в память подключены к входам управления режимом прямого доступа соответствующих блоков приемопередатчиков нижнего уровня.1295409 етник 9/56 Тираж 673ВНИИПИ Государственного комипо делам изобретений и отк113035, Москва, Ж, Раушская Подписнота СССР а ытийнаб., д. 4 роектная,жгород оиэводственно-полиграфическое предприятие Составитель Н.Захаревичедактор Н,Бобкова Техред И.Попович Корректор