Устройство для накопления и обработки информации

(51)4 С 06 Р 15/00, С 06,Х 1/02 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 54) УСТРОЙСТВО ДЛЯ НАКОПЛЕНИЯ И ОБАБОТКИ ИНФОРМАЦИИ(57) Изобретение относи вычислительной технике использовано в устройст обработки информации ных спектрометрических например, для накоплени при измерениях амплитуд менного спектра. Цель и повышение быстродействи содержит операционный б татор 2 с трехстабильнь блок 3 памяти, аналогообразователь 4, генерат импульсов, системный ко ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Объединенный институт ядерныхисследований(72) К.Г.Родионов (80) и Ле Кхак Мань(56) Глейбман Э,М., Тютюнников С.И.Использование микропроцессорного контроллера МИКАМдля сбора и обработки спектров ядерных излучений. Препринт ОИЯИ, Р 10-12635, Дубна, 1979.Нгуен Хак Тхи, Нефедьев О.К., Фефилов В,Б, Многомерный анализатор набазе системы МАКАМАК; Препринт ОИЯИ,13-12782, Дубна, 1979,тся к областии может бытьвах цифровойв различсистемах,я информацииного или врезобретения -я. Устройстволок 1, коммум состоянием,цифровой преор 5 тактовыхнтроллер 6,129540 блок 7 ввода-вывода, дешифратор 8, счетчик 9, элементы И 10-14, элемент ИДИ 15, триггер 16, одновибратор 17, коммутатор 18 с трехстабильным состоянием и триггер 19. Цель достигается путем такой организации работы устройства в режиме накопления информации, при которой после получения сигнала конца преобразования информации код инфомации переносится в счетчик, а операционный блок считывает иэ блока памяти во внутренние регистры команду - увеличить содержаниеячейки блока памяти на "1". Затемдешифратор блокирует коммутатор и изсчетчика через коммутатор выдаетсяна адресный вход блока памяти адресинформационного канала. Операционныйблок выполняет команду, но с даннымиячейки блока памяти, указанной адресом информационного канала. Для выполнения операции "+ 1" в ячейку блокапамяти требуется только одна команда.3 ил.Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки информации в различных спектро. метрических системах, например, для накопления информации при измерениях амплитудного или временного спектров.Цель изобретения - повышение быстродействия.На фиг. 1 представлена функциональ ная схема предлагаемого устройства;на Фиг.2 и 3 - временные диаграммы, иллюстрирующие работу устройства. Устройство для накопления и абра ботки информации содержит операционный блок 1, первый коммутатор 2 с трехстабильным состоянием, блок 3 памяти, аналого-цифровой преобразователь (АЦП) 4, генератор 5 тактовых 20 импульсов, системный контроллер 6, блок 7 ввода-вывода, дешифратор 8, счетчик 9, третий 10, первый 11, второй 12, четвертый 13 и пятый 14 элементы И, элемент ИЛИ 15, первый триггер 16, одновибратор 17, второй коммутатор 18 с трехстабильным состоянием, второй триггер 19, адресный выход 20 операционного блока, выход 21 первого коммутатора с трехстабильным 30 состоянием, адресный вход 22 блока памяти, выход 23 признака конца преобразования аналого-цифрового преобразователя, выход 24 одновибратора, выход 25 счетчика, выход 26 второго 35 коммутатора с трехстабильным состоя" нием, выходы 27-29 дешифратора, выходы 30 и 31 установки первого тригге 2ра, выход 32 управления записью в память системного контроллера, выход 33 второго триггера, выход 34 первого элемента И, выход 35 второго элемента И, выход 36 элемента ИЛИ, выход 37 третьего элемента И, выход 38 пятого элемента И, выход 39 четвертого элемента И, шину 40 данных и аналоговый вход 41, На фиг.2 и 3 нумерация диаграмм соответствует номерам выходов блоков устройства,Системный контроллер предназначендля формирования управляющих сигналов и сопряжения с операционным блоком, памятью и с интерфейсными схеяами периферийных устройств. Системный контроллер может быть реализованна базе КР 58 ОВК 28. Операционный блокможет быть реализован на основеКР 580 ИК 80 А. В качестве преобразователя можно использовать, например,блок временного или амплитудного кодирования. В качестве коммутаторов2 и 18 можно использовать схемы типаК 589, Ап 16,Устройство работает следующим образом,Дпя накопления информации, получаемой от преобразователя 4, например,в блоке 3 памяти выделяется область.В этой области для одного информацион.ного канала используются две ячейкипамяти. Предварительно в регистры операционного блока, например в Н и Е,записывается произвольный адрес ячейки блока памяти, а в ячейки блока3 12954 памяти с адресами 0000 и 0001 - команды 1 БКМ - увеличить содержание ячейки памяти, адресуемой регистрами Н и 1, на "1". Сигнал конца преобразования с выхода 23 преобразователя 4 деблокирует дешифратор 8, а импульсом 5 с выхода 24 одновибратора устанавливает счетчик 9 в состояние с адресом 0000, триггеры 16 и 19 - в состояние "1" и переносит цифровую информацию (адрес информационного канала АЦП) из преобразователя 4 в счетчик 9. Триггер 19 деблокирует системный контроллер 6. Операционный блок начинает выполнять программу с команды, находя 15 щейся в блоке 3 памяти в ячейке с адресом 0000. Для выполнения команды 1 НВМ операционному блоку требуется три машинных цикла (ММ ,М ) или десять тактов генератора. В цикле М 20 нулевой адрес поступает по адресному выходу 20 через коммутатор 2 на адресный вход блока памяти и считывает код команды во внутренние регистры операционного блока. В циклах М и 25 М выполнения команды импульс с вы 3хода 27 дешифратора 8 блокирует коммутатор 2 и через коммутатор 18 передает на его выход 26 адрес из счетчика 9 - адрес информационного канала 30 АЦП. Операционный блок выполняет команду 1 БКМ, но с данными из ячейки блока памяти, адресуемой содержанием счетчика 9. Если после выполнения указанной команды переполнения данной ячейки блока памяти нет, то импульс с выхода 28 дешифратора поступает на элемент И 11 и с его выхода 34 через элемент ИПИ 15 (выход 36) на преобразователь 4, устанавливая его в исход ное состояние, а триггер 19 - в состояние "0", выход 33 которого блокирует системный контроллер 6, Устройство готово к приему следующей информации от преобразователя 4. Если пос-,5 ле выполнения этой команды ячейка блока памяти переполняется, устрой 11 11 ство производит операцию переноса 1 во вторую ячейку блока памяти этогоинформацион но го канала (фиг . 3 ) . При 50этом на выходе 3 8 элемента И 1 4 появляется импульс , а импульс на выходе 3 9 элемента И 1 3 переводит триггер 1 6 в состояние 10 1 и увеличивает с одержание счетчика 9 на " 1 " . Импульс, с выхода 2 8 дешифр атора 8 не о браз овывает импульс на выходе элемента И 1 1 , а следовательно , и на выходе элементд ИЛИ 1 5 . Операционный блок з аканчи 08 4вает выполнение первои команды и начи нает выполнять команду, находящуюся в ячейке с адресом 0001. Для выполнения указанной команды адрес 0001 из операционного блока по выходу 20 поступает через коммутатор 2 на адресный вход 22 блока 3 памяти. В ячейку 0001 блока памяти записывается такая же команда 1111 ВМ, В циклах выполнения операционным блоком этой команды производятся операции, аналогичные указанным, Но в циклах М и Мз импульс с выхода 27 дешифратора 8 блокирует коммутатор 2, и через коммутатор 18 передает на адресный вход 22 блока памяти адрес из счетчика 9, больший на "1" предыдущего адреса, Онерационный блок выполняет команду 1 ВКМ с данными из этой ячейки. Затем импульс с выхода 29 дешифратора 8 поступает на элемент И 12 и с его выхода через элемент ИЛИ 15 на преобразователь 4, устанавливая его в исходное состояние а триггер 19 - в состояние "0", выход 33 которого блокирует системный контроллер 6. Устройство готово к приему следующей информации.Формула изобретенияУстройство для накоплепуя и обработки информации, содержащее аналогоцифровой преобразователь, операционный блок, блок ввод-вывода, системныйконтроллер, генератор тактовых импульсов, блок памяти и первый коммутаторс трехстабильным состоянием, причемпервый и второй выходы генератора тактовых импульсов соединены соответственно с синхровходами операционного блока и системного контроллера, первый информационный вход-выход которого через внутреннюю шину данных соединен с входами-выходами данных блока ввода-вывода и операционного блока, адресный выход которого соединен с информационным входом первого коммутатора с трехстабильн щ состоянием, выход которого соединен с адресным входом блока памяти, информационный вход-вьход которого через внутреннюю системную шину соединен с вторым информационным входом-выходом системного контроля, выход управления памятью которого соединен с входом записичтения блока памяти, выход признакаввода-вывода, выход признака переходав состояние высокого сопротивленияи выход признака записи в память операциоНного блока соединены соответственно с входом признака ввода-вывода, входом управления состояниями выходов и входом признака записи в память системного контроллера, выходуправления вводом-выводом котооогосоединен с входом управления вводомвыводом блока ввода-вывода, информационный вход-выход которого соединенс шиной данных устройства, аналоговыйвход устройства соединен с информационным входом аналого-цифрового преобразователя, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, оно дополнительно содержтодновибратор, дешифратор, пять элементов И, элемент ИЛИ, два триггера,счетчик и второй коммутатор с трехстабильным состоянием, причем выходконца преобразования аналого-цифрового преобразователя соединен с входомодновибратора и со стробирующим входом дешифратора, информационный входкоторого соединен с адресным выходомоперационного блока, вход сброса которого соединен с выходом одновибратора, с входами установки в "1" первого и второго триггеров и входомзаписи счетчика, информационный входкоторого соединен с информационнымвыходом аналого-цифровога преобразователя, вход управления концом преобразования которого соединен с входом 1295408 6установки в "О" второго триггера и свыходом элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второ 5 го элементов И, первые входы которыхсоединены соответственно с первым .ивторым выходами дешифратора, третийвыход дешифратора соединен с первымвходом третьего элемента И и управляющими входами первого и второгокоммутаторов с трехстабильным состоянием, информационный вход и выходвторого коммутатора с трехстабильнымсостоянием соединены соответственнос выходом счетчика и адресным входомблока памяти, второй вход третьегоэлемента И соединен с выходом управления записью в память системногоконтроллера, вход блокировки которого соединен с выходом второго триггера, вход установки в "О" первоготриггера соединен со счетным входомсчетчика и с выходом четвертого эле 25 мента И, первый и второй входы которого соединены соответственно с выходами третьего и пятого элементов И,вход которого подключен через внутреннюю системную шину к информационЗ 0 ному входу-выходу системного контроллера, вторые входы первого и второгоэлементов И соединены соответственнос прямым и инверсным выходами первого триггера.1295408 Г 5 5 ль В.Ланцоопович оставит ехред И орректор Н. Король Редактор И.Шулл каз 619 ое предприятие, г,ужгород, ул.Проектная, 4 Тираж 6 ВНИИПИ Госуд по делам 113035, Моск/ И Му М Му Му Подписноемитета СССРоткрытийская наб., д