Вычислительное устройство для цифровой обработки сигналов

(19) (11) 51) 4 С Об Г 15/33 ОПИ ЗОБРЕТЕН ВИДЕТЕПЬСТВУ АВТОРСКОМ ания Фурь 1=0чается ункции вид ьХ = А. и отли 1 фо контролепригоднос входных шин пост анных. Произведен еля поступает в р ется обработке наКочповышенно формация ью пает весвыхгистры регистры д да умножит и подверга сумм ах-вычитателя циеи, хранящеи тата. Операции могут осуществ так и без учет вычитателя етом яться к переноса втоля." Мультик осуществля- сФ авление рабовыходавычитатнформаци сумматор плексированиеется коммутатотой осуществля ания р я в жима и блоком синхронизации.аеас ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Европейский патент Р 00424552, кл. С Об Г 7/544, 1980.Авторское свидетельство СССР В 1020833, кл. С 06 Г 15/332, 1983. (54) ВЪЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении ЭВМ, в частности процессоров цифровой обработки сигналов. Устройство обеспечивает реализацию быстрого преобразосовместно с информая в регистрах резуль1295414тт тг ту т тх тб тт 35 Эб тв гб,г12954 Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении ЭВМ, в частности процессоров цифровой обработки сигналов. 5Цель изобретения - расширение фун-. кциональных возможностей устройства за счет реализации функций вида:о :ОНа фиг, 1 представлена структурная схема специализированного вычислительного устройства; на фиг.2 вариант построения сумматора-вычитателя и его таблица функционирования; на фиг. 3 - вариант построения блока синхронизации; на фиг. 4 - граф функционирования вычислительного устройства при выполнении быстрого преобразования Фурье (БПФ); на фиг, 5 временная диаграмма управляющих сигналов при выполнении БПФ; на фиг.б граф функционирования устройства при25- вычислении функций вида Х =А,В;=0 при действительных А . и В,; на фиг,7- граф функционирования устройства при вычиСлении фу ций вида Х =Е: А,В 30=0 при комплексных А. и В,; на фиг.8 - граф функционирования устройства при вычислении функций вида Х = А, В +С,; на фиг. 9 - граф функционирования устройства при вычислении функций вида Х, = А,В,.+С; при постоянном В.Вычислительное устройство содержит (фиг. 1) входы 1-3 реальной и мнимой частей операнда и коэффициента устройства, первый, второй и третий регист ры 4-6 данных, коммутатор 7, умножитель 8, выход 9 старшей части произведения умножителя 8, выход 10 младшей части произведения умножителя 8, коммутаторы 11 и 12 произведения, . 45 первый и второй регистры 13 и 14 произведения, первый и второй сумматорывычитатели 15 и 16, выход 17 переноса, коммутаторы 18 и 19 результата, первьй, второй, третий и четвертьп 50 регистры 20-23 результата, коммутаторы 24 и 25 операнда, выходные коммутаторы 26 и 27, выходы 28 и 29 реальной и мнимой частей результата устройства, блок 30 синхронизации, вы ходы 31-38 блока 30 синхронизации, вход 39 управления коммутатора 7, вход 40 разрешения округления результата умножителя 8 до старшей части-КеВ, 1 ш 14 -1 шВ, Кемисходные отсчеты; преобразованные отсчеты;весовой коэффициент; количество отсчетов висходном массиве;действительная частьчисла;мнимая часть числа,14 2произведения, входы 41 и 42 управления коммутаторами 11 и 12 произведения входы 43 и 44 управлениясумматорами-вычитателями 15 и 16,входы 45 и 46 управления коммутаторами 18 и 19 результата, вход 47 управления коммутаторами 24 и 25 операнда, вход 48 управления выходнымикоммутаторами 26 и 27, вход 49 запуска блока 30 синхронизации, вход 50задания режима состояний из управляющих полей 39-48 и тактовый вход 51устройства.Сумматор-вычитатель 15 (фиг, 2 а)содержит информационные входы А и В,на которые поступают числа, представленные в дополнительном коде, входпереноса С 1, уровень логической единицы на котором соответствует наличию входного переноса, элементы НЕРАВНОЗНАЧНОСТЬ 52 (по одному на каждый разряд входа В),. элемент 2 И-ИЛИ53, сумматор 54 и информационный выход.Операции сумматора-вычитателя осуществляются под управлением входов43(0) и 43(1) в соответствии с таблицей (фиг. 2 Б) .Блок 30 синхронизации (фиг. 3)содержит вос:ьмиразрядный управляющийвход 49(0)-49(7), регистр 55, сраоатывающий по положительному фронту(переходу из уровня логического нуляв уровень логической единицы) синхросигнала, и элементы ИЛИ-НЕ 56,Работа устройства при выполненииБПФ.Устройство реализует базовую операцию БПФ по основанию 2, 129543В графе, иллюстрирующеч работу устройства при выполнении БПФ (фиг.4), по горизонтали расположены номера регистров устройства, по вертикали отложены начальные моменты Т(1)-Т(7) тактов работы устройства. При выполнении сумматорами-вычитателяии операции вычитания вычитаемым является информация соответствующего регистра произведения, Непрерывающиеся линии 10 графа соответствуют выполнению -й .базовой операции.На временных диаграммах синхронизации устройства и управления коммутаторами (фиг. 5) номера выходов 15 блока 30 синхронизации и номера коммутаторов расположены по вертикали.Цифры на временных диаграммах управления коммутаторами .обозначают номер узла, подключаемого к выходу ком мутатора, Запись в информационные регистры осуществляется по положитель. ному фронту сигналов на выходах блока 30 синхронизации в начале тактов работы устройства. Для получениясинхроимпульса на выходе блока 30 синхронизации в К-м такте необходимо записать уровень логического нуля в соответствующий разряд регистра 55 в (К)-м такте. При выполнении БПФ информация на управляющих входах40-42 не изменяется в процессе функционирования и обеспечивает округление результата умножения до старшей части произведения и выдачу его с 35 вь 1 хода 9 умножителя 8 на выходы коммутаторов 11 и 12. Сумматор-вычитатель 15 выполняет операции беэ учета входного переноса.В первом такте по сигналу на выхо де 31 блока 30 синхронизации в регистры 4 и 6 данных записываются соответственно действительная КеВ; и мнимая 1 вВ части исходного отсчета В, с соответствующих входов 1 и 3 уст ройства. По сигналу на выходе 32блока 30 синхронизации в регистр 5 данных записывается действительная часть КеМвесового коэффициента И На вход умножителя 8 через коммутатор 50 7 данных, управляемый входом 39, пос. тупает значение КеВ,. из регистра 4 данных. С входа 1 устройства через коммутатор 18 результата, управляемый входом 45, на вход регистра 22 55 результата поступает действительная часть КеА. исходного отсчета А;.Во втором такте по сигналу на выходе 33 блока 30 синхронизации произ 14 4ведение КеБ.КеЫ записывается в ре 1гистр 13. По сигналу на выходе 37 блока 30 синХронизации действительная часть КеЛ. исходного отсчета А; записывается в регистр 22 результата и через коммутатор 24 операнда под управлением входа 47 поступает на вход сумматора-вычитателя 15, который, управляемый входом 43, выполняет операцию вычитания, Из регистра 6 данных через коммутатор 7 данных,управляемьп входом 39, на вход умно- жителя 8 поступает мнимая часть 1 шВ исходного отсчета В;. На информационный вход 2 устройства поступает мнимая часть 1 вЫ весового коэффициента И . С информационного входа 3 устройства через коммутатор 19 результата, управляемый входом 46, на вход регистра 23 результата поступает мнимая часть 1 вА; исходного отсчета А;.В третьем такте по сигналу на выходе 35 блока 30 синхронизации в регистр 20 результата записывается разность КеА, - КеВ, КеЧ . По сигналу на выходе 34 блока 30 синхронизации произведение 1 вВ, записывается в регистр 14 произведения. Действитель-. ная часть КеА; из регистра 22 результата через коммутатор 24 операнда, управляемый входом 47, йоступает на первый вход сумматора-вычитателя 15, На второй вход сумматора-вычитателя 15, выполняющего операцию сложения под управлением входа 43, поступает произведение КеВ.Ке 11, хранящееся в регистре 13. Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемьй входом 45, подключается к входу регистра 22 результата. По сигналу на выходе 38 блока 30 синхронизации мнимая часть 1 шА.исходного отсчета А, записывается1в .регистр 23 результата и через коммутатор 25 операнда, управляемый входом 47, поступает на вход сумматоравычитателя 16, выполняющего операцию вычитания под управлением входа 44. По сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных запи-. сывается мнимая часть 1 ш" весового коэффициента Б . Выход регистра 6 данных через коммутатор 7 данных,управляемый входом 39, подключается к входу умножителя 8.В четвертом такте по сигналу на выходе 37 блока 30 синхронизации в1295414 регистр 22 результата записываетсй сумма КеА;+ КеВ 1 КеЧ . По сигналу на выходе 36 блока 30 синхронизации в. регистр 21 результата записывается разность 1 шА; - 1 шВ, КеИ . По сигналу на выходе 33 блока 30 синхронизации в регистр 13 записывается произведение 1 шВ,. 1 шЮ . Действительная часть исходного отсчета В , хранящаяся в регистре 4 данных, через коммутатор 10 7 данных, управляемый входом 39, поступает на вход умножителя 8, Регистр 22 результата через коммутатор 24 операнда, управляемый входом 47, подключается к входу сумматора-вычи тателя 15, выполняющего операцию вычитания под управлением входа 43.Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемый входом 45, подключается к входу ре гистра 22 .результата. Мнимая часть 1 шА, исходного отсчета А, из регистра 23 результата через коммутатор 25 операнда, управляемый входом 47,поступает на вход сумматора-вычитателя 16, где суммируется с произведением 1 шВ, под управлением входа 44. Выход сумматора-вычитателя 16 через коммутатор 19 результата, управляемый входом 46, подключается к входу регистра 23 результата. На входы 1 и 3 устройства поступают соответственно действительная КеВ. и мнимая 1 шВ;, часмти исходного отсчета В. на вход 2 устройства поступает действительная 35+ +1 часть КеМ весового коэффициента У В пятом такте по сигналу с выхода 37 блока 30 синхронизации в регистр 22 результата записывается вычислен ное значение действительной части КеХ, КеЛ,. +КеВ КеЮшВ; 1 пИпреобразованного отсчета Х которое поступает на выход 28 устройства через выходной коммутатор 26, управляемый 45 входом 48Значение КеА -КеВ; КеУ хранящееся в регистре 20 результата, через коммутатор 24 операнда, управляемый входом 47, поступает на вход сумматора-вычитателя 15, где под управлением входа 43 суммируется с произведением 1 шВ; 1 пИ , хранящимся в регистре 13 произведения. По сигналу на выходе 38 блока 30 синхронизации сумма 1 шА;+1 шВ, КеУ записывает ся в регистр 23 результата. По сигналу на выходе 34 блока 30 синхронизации в регистр 14 записывается про" изведение КеВ 1 шИ , которое на сум 6маторе-вычитателе 16 под управлением входа 44 вычитается из значения 1 шА;-1 шВ. КеУ, хранящегося в регистре 21 результата и поступающего на выход коммутатора 25 операнда под уп 1.авлением входа 47. Аналогично работе устройства в первом такте в регистры 4 и 6 данных записываются соответственно действительная КеВ, и мнимая 1 шВ., части исходного отсчета В . в регистр 5 данных - действительная часть КеМ весового коэфС+1фициента И . Выход регистра 4 данных через коммутатор 7 данных, управляемый входом 39, подключается к входу умножителя 8. Вход 1 устройства, на который поступает действительная часть РеА;+, исходного отсчета А,. , через коммутатор 18 результата, управляемый входом 45, подключается к входу регистра 22 результата,В шестом такте по сигналу на выходе 35 блока 30 синхронизации вычисленное значение действительной части КеУ, = КеА;-КеВ, КеЫ +1 шВ,. 1 пИ преобразованного отсчета У. записывается1в регистр 20 результата, По сигналу на выходе 36 блока 30 синхронизации вычисленное значение мнимой части 1 ш" = 1 шА;-1 шВ. КеЮ -РеВ, 1 шИ преобразованного отсчета У; записывается в регистр 21 результата, Через выходные коммутаторы 26 и 27, управляемые входом 48, действительная КеТ и мнимая 1 У части преобразованного отсчета У поступают соответственно на выходы 28 и 29 устройства. Значе-. ние 1 шА;+1 шВ,КеУ, хранящееся в регистре 23 результата, через коммутатор 25 операнда, управляемый входом 4, поступает на вход сумматора-вычитателя 16, где под управлением входа 44 суммцруется с произведением КеВ; 1 ши, хранящимся в регистре 14 произведения Аналогично работе устройства во втором такте в регистр 13 записывается произведение КеВ;,;Кем , в регистр 22 результата - действительная часть КеА; исходного отсчета А . Сумматор-вычитатель 15 осу+гн ществляет операцию КеА,.-КеВ,КеМ регистр 6 данных через коммутатор 7 данных подключается к входу умножителя 8, на вход 2 устройства поступает мнимая часть 1 шМ " весового коэффициента У", на вход регистра 23 результата через коммутатор 19 результата с входа 3 устройства посту55 7 129541 пает мнимая часть 1 шА. :сходного+отсчета АВ седьмом такте по сигналу на выходе 36 блока 30 синхронизации вычисленное значение мнимой части 1 шХ; = 5 =1 чА,+ 1 тпВ. КеИ + КеВ; 1 тЯ преобразованного отсчета Х, записывается в регистр 21 результата и через выходной коммутатор 27, управляемый входом 48, поступает на выход 29 устройства. ф Вычисление последующих преобразовательных отсчетов производится аналогично вычислению Х; и У1Таким образом, каждые четыре такта на выходы устройства поступают значения очередной пары преобразованных отсчетов.При дальнейшем описании функционирования устройства предполагаем, что разрядность информационных узлов и20 шин равна М.Работа устройства при вычисленииь=1Аункций вида Х = Е А,.В, .:О25 Устройство обеспечивает вычисление подобных функций, когда числаА; и В; являются действительными,комплексными, либо одно иэ них является действительным, другое - комплексным. В устройствах обработкиданных, представленных в формате сфиксированной запятой, часто возникает необходимость в снижении погрешности вычисления подобных функций,особенно при большом значении и. Впредлагаемом устройстве эта задачарешается за счет увеличения разрядности накапливаемой суммы. Если М -разрядность чисел, поступающих на 40 вход умножителя, то промежуточные и конечный результаты вычислений могут быть получены в виде чисел разрядностью 2 М. При этом быстродействие предлагаемого устройства не 45 снижается, так как время умножения двух М-разрядных чисел, как правило, превышает время сложения двух 2 И-разрядных чисел.На фиг. 6 представлен граф вычисления предлагаемым устройСтйом функцийЬ.1Х = Е А . В. с использованием 2 М-раз 1=0рядных произведений действительных чисел А и В . Предполагаем, что1значения А. и В поступают соответст 1венно на информационные входы 1 и 2 устройства, состояние управляющих входов 39-44,47 и 48 устройства не изменяется в процессе функционированияи обеспечивает подключение выходарегистра 4 данных через коммутатор 7данных к входу умножителя 8, отсутствие округления результата умножителя 8 до старшей части произведения,подключение выхода 9 старшей частипроизведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, подключениевыхода 10 младшей части произведенияумножителя 8 через коммутатор 12 произведения к входу регистра 14 произведения, выполнение операции суммиро-.вания сумматорами-вычитателями 15 и16 с учетом выходного переноса (выход 17). Выход регистра 22 результатачерез коммутатор 24 операнда подключается к входу сумматора-вычитателя15, а через выходной коммутатор 26 -к выходу 28 устройства. Выход регистра 23 результата через коммутатор 25операнда подключается к входу сумматора-вычитателя 16, а через выходнойкоммутатор 27 - к выходу 29 устройства. Перед началом накопления произведений в регистры 22 и 23 записывается нулевое значение, получаемое,например, на выходах сумматоров 18и 19 результата под управлением входоо 45 и 46, затем входы регистров22 и 23 результата подключаются квыходам соответственно сумматороввычитателей 15 и 16,В каждом такте работы устройствапо сигналам на выходах 37 и 38 блока30 синхронизации в регистры 22 и 23результата записывается сумма Б;=Я +А.В по сигналам на выходахф33 и 34 блока 30 синхронизации в регистры 13 и 14 записываются значениясоответственно старшей и младшей частей произведения А.,В по сигналамна выходах 31 и 32 блока 30 синхронизации в регистры 4 и 5 данных записываются значения соответственно Аи В. , Подобным образом устройствос+ 9функционирует до получения результата Х.1 ь-Вычисление функций вида .Х = А,.В,КеБ, ,= КеБ. +КеА, КеВ,. -1 вА. 1 вВ,.;1 вБ, = 1 вБ, +КеА, 1 вВ. +1 вА, КеВ 12954 где д0,1и; КеБ, = О;1 шБ, = О.Граф (фиг. 7) иллюстрирует функционирование устройства при вычислении этих выражений при 2 М-разрядныхпромежуточных результатах. Перед началом вычислений в регистры 22 и 23результата записывается нулевое значение, затем состояние управляющихвходов 40-42, 45 и 46 устройства неизменяется и обеспечивает отсутствие 15округления результата умнсжителя 8до старшей части произведения, подключение выходов 9 и 10 старшей имладшей частей произведения к входамсоответственно регистров 13 и 14, 20подключение выходов сумматоров-вычитателей 15 и 16 к входам соответственно регистров 22 и 23 результата.Значения КеВ,и 1 вВ, поступают соответственно на входы 1 и 3 устройства, значения КеБ;и 1 шБ, поочереднопоступают на вход 2 устройства.Операции сумматоров-вычитателей 15 и 16осуществляются с учетом выходногопереноса (выход 17).Значения КеБ; накапливаются в регистрах 20 и 21 результата, значения 1 шЬ, " в регистрах22 и 23 результата.В первом такте по сигналу на выходе 31 блока 30 синхронизации в . регистры 4 и 6 данных записываютсясоответственно значения КеА, и 1 шА по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается значение КеВ;. Выход регистра 40 4 данных через коммутатор 7 данных, управляемый входом 39, подключается к входу умножителя 8.Во втором такте по сигналам на выходах 33 и 34 блока 30 синхронизации старшая и младшая части произведения КеА. КеВ умножителя 8 записываются соответственно в регистры 13 и 14. Значение КеБ; хранящееся в регистрах 20 и 21 результата, суммируется с,произведением КеА,. КеВ; на суммато-рах-вычитателях 15 й 16, На вход умножителя 8 через коммутатор 7 данных, управляемый входом 39, поступает значение 1 шА из регистра 6 данных.1На вход 2 устройства поступает значение 1 шВ,.В третьем такте по сигналам на вы ходах 35 и 36 блока 30 синхронизации 14 10в регистры 20 и 21 результата записывается значение КеБ+КеА.КеВ .Пс сигналам на выходах 33 и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведение 1 вА.КеВ и1сумчируется на сумматорах-вычптателях 15 и 16 со значением 1 вБ которое поступает на выходы коммутаторов 24 и 25 операнда с выходов регистров 22 и 23 результата под управлением входа 47,. Выход сумматора-вычитателя 15 через коммутатор 18 результата, управляемый входом 45, подключается к входу регистра 22 результата. Выход сумматора-вычитателя 1 б через коммутатор 19 результата, управляемый входом 46, подключается к входу регистра 23 результата. По сигналу с выхода 32 блока 30 синхронизации в регистр 5 данных записывается значение 1 шВ , На вход умножителя 8 через коммутатор 7 данных, управляемый входом 39, поступает значение 1 вА; из регистра 6 данных. В четвертом такте по сигналам навыходах 37 и 38 блока 30 синхр.низа"ции в регистры 22 н 23 результата эаписывается значение 1 шБ;,+1 шА,КеВ, .По сигналам на выходах 33 и 34 блок30 синхронизации в регистры 13 и 14записывается произведение 1 пй,1 вВ;,которое вычитается на сумматорахвычитателях 15 и 16 из значенияКеБ ,КеА,.КеВ поступающего на выходы коммутаторов 24 и 25 операнда свыходов регистров 20 и 21 результатапод управлением входа 47. На входумножителя 8 через коммутатор 7 данных, управляемый входом 39, поступаетзначение КеА; из регистра 4 данных.На входы 1 - Э устройства поступаютсоответственно значения КеА;,КеВ;и 1 шА;В пятом такте по сигналам на выходах 35 и 36 блока 30 синхронизациив регистры 20 и 21 результата эаписы 1вается значение КеБ; =КеБ;,+КеА, КеВ; -.-1 шА, 1 шВ; .По сигналам навыходах 33и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведениеКеА,1 шВ которое суммируется на сум"маторах-вычитателях 15 и 16 .со эначе"нием 1 шБ 1.,+ 1 вА 1 Кев, поступающимна выходы коммутаторов 24 и 25 операнда с выходов регистров 22 и 23 результата под управлением входа 47.Выход сумматора-вычитателя 15 подключается к входу регистра 22 результа"та с помощью коммутатора 18 результата, управляемого входом 45. Выход сумматора-вычитателя 16 подключается к входу регистра 23 результата с помощью коммутатора 19 результата, уп ранляемого входом 46. Аналогично работе устройства в первом такте в регистры 4-6 записываются значения соответственно КеЛ.,КеВ. и 1 шЛ.ф+ еф на вход умножителя 8 через коммутатор 7 данных поступает значение КеЛ.В шестом такте по сигналам на выходах 37 и 38 блока 30 синхронизации в регистры 22 и 23 результата записывается значение 1 шБ = 1 пЯ. +1 тпЛ. КеВ.+1 + КеА;1 шВ,. Дальнейшие этапы вычислений аналогичны описанным.Таким образом, каждые четыре такта устройство начинает обработку очередной пары комплексных значений А и ВПри использовании И-разрядных промежуточных значений при вычислении:0использования одного из сумматороввычитателей и соответствующих регистров в каждом такте работы устройства. Результат умножения в этом случае может быть получен как усеченным,так и округленным до старшей части про изведения.Работа устройства при вычислении функций вида Х., = Л В, + С где все переменные представлены И-разрядными числами. 35 В этом случае функционирование устройства может быть проиллюстрировано графом, представленным на фиг. 8, Значения Л ., В; и С; поступа ют соответственно на входы 2, 3 и 1 устройства. Состояние управляющих входов 39, 41, 43, 45, 47 и 48 устройства не изменяется и обеспечивает подключение выхода регистра 6 данных 45 через коммутатор 7 данных к входу умножителя 8, выхода 9 старшей части произведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, входа 1 устрой ства через коммутатор 18 результата к входу регистра 22 результата, выхода регистра 22 результата через коммутатор 24 операнда к входу сумматора-вычитателя 15, выхода регистра 55 20 результата через выходной коммутатор 26 к выходу 28 устройства. Сумматор-вычитатель 15 выполняет операцию суммирования без учета входного переноса ,выход 17). Результат умно- жителя 8 может использоваться как округленны, так и усеченным до старшей части произведения.В каждом такте работы устройства по сигналу на выходе 35 блока 30 синхронизации производится запись значения Х . = Л,В, + С; в регистр 20 результата, по сигналу на выходе 33 блока 30 синхронизации в регистр 13 записывается произведение А. В+ф по сигналу на выходе 37 блока 30 синхронизации в регистр 22 результата записывается значение С; по сигналу на выходе 31 блока 30 синхронизации в регистр 6 данных - значение В иЯ по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных - значение Л, Таким образом, в каждом такте работы на выход 28 устройства поступает очередное значение Х . В некоторых задачах требуется вычисление функций вида Х;Л,В + С;, где В является М-разрядной константой, Л; представлено И-разрядным числом, а Х; и С; - 2 М-разрядными числами. Граф, иллюстрирующий работу устройства в данном случае, представлен на фиг, 9. Значения Л. ,поступают на вхоц 2 устройства, старшая и младшая части С; поступают соответственно на входы 1 и 3 устройства. Состояние управляющих входов 39-48 устройства не изменяется и обеспечивает подключение выхода регистра 6 данных через коммутатор 7 данных к входу умножителя 8, выхода 9 старшей части произведения умножителя 8 через коммутатор 11 произведения к входу регистра 13 произведения, выхода 10 младшей части произведения умножителя 8 через коммутатор 12 произведения к входу регистра 14 произведения, входа 1 устройства через коммутатор 18 результата к входу регистра 22 результата, входа 3 устройства через коммутатор 19 результата к входу регистра 23 результата, выходов регистров 22 и 23 результата к входам соответственно коммутаторов 24 и 25 операнда, выходов регистров 20 и 21 результата к входам коммутаторов 26 и 27. Производится запись значения Х . = Л В + С; в регистр. По сигналам на выходах 33 и 34 блока 30 синхронизации в регистры 13 и 14 записывается произведение АВ , по сигналам на выходах 37 и 38 блока 30 сихронизации в регистры 22 и 23 результата записывается значение С;, по сигналу на выходе 32 блока 30 синхронизации в регистр 5 данных записывается значение Л;,. Таким образом, 5 на выходы 28 и 29 устройства в каждом такте работы поступает очередное значение Х;.Работа устройства при реализацииЮ функций вида Х =) А. в случае, когда1=ОА. представлены 2 И-разрядными числа 1ми. В.первом такте работы значения старшей и младшей частей А с входом 1 и 3 устройства записываются в реги стры 22 и 23 результата по сигналам на выходах 37 и 38 блока 30 синхронизации, Последующие значения Л; с входом 1 и 3 устройства записываются в регистры 13 и 14 произведения по 20 сигналам на выходах 33 и 34 блока 30 синхронизации. На сумматорах-вычитателях осуществляется операция Б;Б+ А,(Б, = О), Значения могут накапливаться как в регистрах 20 и 21, так и в регистрах 22 и 23 результата. Таким образом, на каждом такте работы на входы устройства поступает очередное значение А30Формула изобретенияВычислительное устройство для цифровой обработки сигналов, содержащее первый и второй регистры данных,информационные входы которых являются входами соответственно реальной и мнимой частей операнда устройства, вход коэффициента которого подклю чен к информационному входу третьего регистра данных, выход которого подключен к первому входу умножителя, первый и второй сумматоры-вычитатели, выходы которых подключены к информа ционным входам соответственно первого и второго регистров результата, информационные входы третьего и четвертого регистров результата подключены к выходам соответственно первого и второго коммутаторов, первые информационные входы которых подключены к выходам соответственно первого и второго сумматоров-вычитателей, первый вход первого сумматора-вычитате ля подключен к выходу первого регистра произведений, первый выход блока синхронизации подключен к тактовым входам первого и второго регистров данных, второй выход блока синхронизации подключен к тактовому входу третьего регистра данных, третий выход блока синхронизации подключен к тактовому входу первого регистра произведений, четвертый, пятый, шестой и седьмой выходы блока синхронизации подключены к тактовым входам соответственно первого, второго, третьего и четвертого регистров результата, выход переноса второго сумматора-вычитателя подключен к входу переноса первого сумматора-вычитателя, управляющие входы первого и второго сумматоров-вычитателей, первого и второго коммутаторов, вход запуска блока и вход разрешения округления умно- жителя подключены к входу задания режима устройства, тактовый вход которого подключен к тактовому входу 1устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных воэможностей эа счет реалиэан-гции функций вида Х = А. В., Х. =А. В.+1 фь-г 1-0+. С;, Х =Лв него введены второй;:Орегистр произведений и семь коммутаторов, выходы первого и второго регистров данных подключены соответственно к первому и второму информационнымвходам третьего коммутатора, выход которого подключен к второму входу умножителя, выход старшей части произведения которого подключен к первыминформационным входам четвертого и пятого коммутаторов, выходы которого подключены к информационным входам 1соответственно первого и второго регистров произведений, первый вход второго сумматора-вычитателя подключен к выходу второго регистра произведений, тактовый вход которого подключен к восьмому выходу блока синхронизации, выход младшей части произведения умножителя подключен к второму информационному входу пятого коммутатора, третий информационный вход которого объединен с вторым информационным входом второго коммутатора и шляется входом мнимой части операнда устройства, второй информационный вход четвертого коммутатора объединен с вторым информационнымвходом первого коммутатора и являетсявходом реальной части операнда устрой ства, выход первого регистра результата подключен к первым информационным входам шестого и седьмого комму 1295415таторов, вторые информационные входы которых подключены к выходу третьего регистра результата, выход второго регистра результата подключен к первым информационным входам восьмого и девятого коммутаторов, вторые информационные входы которых подключены к выходу четвертого регистра результата, выходы седьмого и восьмого ком 14 6 мутаторов подключены к вторым входамсоответственно первого и второго сумматоров-вычитателей, выходы шестогои девятого коммутаторов являются выходами соответственно реальной и мнимой частей результата устройства, ауправляющие входы коммутаторов с третьего по девятый включительно соединены с входом задания режима устройства.