Устройство для вычисления функций

/г 3 ИСАНИЕ ИЗОБРЕТЕНИЯ изобретения - упрощен достигается за счет вь ции й(х)= х ср(х) при вычисляется с фиксиро с плавающей запятой.П устройство содержит с 1, счетчик 2, элемент ности, умножитель 4, где хранится значение й(х)с фиксированнох В.М.Тлушки неравнозначок 5 памяти, ункций д(х)СССР970СР983. запятой, де БЧИС ФУНКение позволяет ислять ющеи запят испольой функ- Цель нив вспомогательнрованной запятой ЭВМ. УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ВТОРСКОМУ СВИДЕТЕЛЬСВВУ(71) Институт кибернетики имкова(5) Изобрфункции сзуя вычислции с фикс нормализато дополнитель во может бы большои инт зовано в ка расширителя ие устроиства -числения функэтом(х)ванной, 2(х)редложенноедвиговый регистр 6, блок 7 формирования го кода. Данное устройст исполнено и виде одной ральной схемы и испольстве функционального ентрального процессораИзобретение относится к вычислительной технике и может быть использовано при построении функциональных расширителей электронных вычислительных машин различных классов и назна чения,Целью изобретения является упрощение устройства.Вычисление функции Е(х) с плавающей запятой достигается использованием вычисления в функциональном блоке (в простейшем случае - выборкиЙ (х) из памяти) функции д(х)хс последующим вычислением Г(х)= х Ц (х). При этом (р(х) вычисляется с фцксированной, а Г(х) - с плавающей запятой. Использование этого преобразования для вычисления функции с плавающей запятойэффективно применяется для нечетных функций, т,е. предс. тавляемых сходящимся рядом Тейлора видай(х) " х - а,хз + а х 25 Это справедливо, в частности, дляфункций здп(х), агсд(х) и др.Для значений аргумента х, представленного в Форме с плавающей запятой х = 2 ш в диапазоне х е- Рх= еп(х) в функциональном блоке вычисзхп(х)ляется ., = -- = с Фиксированнойх2,запятой, так как д, (х) б (-; 1),а результат и (х)=х Ч (х) представля-ется с плавающей запятой. Аналогичным образом вычисляется й (х)=агсйц(х)40-Р, -2х б (2 " , 1), а также другиенечетные функции.Таким образом, способ вычисленияфункций с плавающей запятой состоит.в том, что вычисляется вспомоЕ (х)гательная функция(х) =- -- с фикхсированной запятой с последующим вычислением произведения г(х):=х (х).Обычно же применяется прямое вычисление Г(х) с плавающей запятой выполнением многих операций с плавающейзапятой.На чертеже представлена блок-схемаустройства для вычисления функций.Устройство содержит сдвиговыйрегистр 1, счетчик 2, элемент 3 неравнозначности, умножитель 4, блок 5 памяти, денормализатор б и блок 7 формирования дополнительного кода. Входы 8 порядка аргумента подключены к инФормационнам входам счетчика 2, чьи выходы являются выходами 9 порядка результата, и к управляющим входам денормализатора 6. Входы 10 мантиссы аргумента соединены с информацион- . ными входами блока 7 формирования дополнительного кода и с входами первого сомножителя умножителя 4, а вход 11 знака мантиссы аргумента подключен к входу знака первого сомножителя умножителя 4 и к управляющему входу блока 7 формирования дополнительного кода. Выходы блока 7 формирования дополнительного кода соединены с информационными входами денормализатора 6, чьи выходы подключены к входам блока 5, выходы которого соединены с входами второго сомножителя умножителя 4. Выход знакового разряда умножителя 4 является выходом 12 знака мантиссы результата и вместе с выходом старшего разряда умножителя 4 подключен к входам элемента 3 неравнозначности, Информационные выходы умножителя 4 соединены с информационными входами сдвигового регистра 1, выходы которого являются выходами 13 мантиссы результата, а управляющий вход вместе с управляющим входом счетчика 2 подключен к выходу элемента 3 неравнозначности,Устройство работает следующим образом.сМантисса ш аргумента х с входов 10 поступает на информационные входы блока 7 формирования дополнительного кода, в котором под управлением знакового разряда мантиссы ш аргумента, поступающего с входа 11, определяется модуль мантиссы(предполагается, что шс входов 10 поступает представленной в дополнительном коде). Модуль мантиссы /ш/ с выходов блока 7 поступает на информационные входы денормализатора 6, в котором под управлением порядка р аргумента х выХполняется денормализация модуля мантиссы ш , т.е. аргумент х на выходе денормализатора 6 представляется в Форме с Фиксированной запятой, Это значение х с выхода денормализатора 6 поступает на входы блока 5, где вычисляется с фиксированной запятой значение функции(х)=- в в . С выхоЙ (х) да блока 5 значение у (х) вместе со значением мантиссы ш поступает на3 129703 входы умножителя 4, где вычисляется произведение ср(х) ш, Так как Ч (х) и ш(х) не выходит за диапазон (0,5:1), то произведение с (х) тпб (0,25; 1); элемент 5 определяет несовпадение старшего значащего и знакового разрядов произведения на выходах умножителя Ь и при передаче произведения в сдвиговый регистр 1 управляет его нормализацией (т.е, 10 сдвигом на один разряд влево). Этот же сигнал несовпадения разрядов с выхода элемента 3 уменьшает содержимое счетчика 2. С выходов счетчика 2, сдвигового регистра 1 и знакового раз 5 ряда умножителя 4 поступают порядок, мантисса и знак мантиссы соответственно на выходы 9,12 и 13 устройства, которое может быть выполнено на серийных микросхемах, а именно сдвиговый 20 регистр 1 (КЙ 55 ИР 1), счетчик 2 (К 155 ИЕ 7), элемент 3 неравнозначности (К 155 ЛР 1), умножитель 4 (КР 1802 ВР 2), блок 5 памяти (К 501 РЕ 1 П или КР 556 РТ 4), денормализатор 6 (КР 1802 ВР 1), блок 7 25 формирования дополнительного кода (К 155 ИЕ 7).Денормалиэатор 6 может быть реализован, например, на основе микросхем Аш 25 8 10, отечественный аналог 30 К 531 ИР 21. При соответствующем соединении Аш 25810 могут быть использованы для сдвига любого числа битов на любое число разрядов вправо или влево.35Расширение функциональных возможностей обеспечивается вычислением функции с плавающей запятой, Этот эффект достигается вычислением промежуточноц функции с фиксированной 40 запятой с последующим выполнением умножения этой функции на мантиссу аргумента.Важным достоинством предложенного устройства является также отсутствие 45 блока управления - результат на выходах устройства. устанавливается спустя время, определяемое суммой задер.жек срабатывания узлов блока 7, де= 8 4нормализатора 6, блока 5, умножителя 4, сдвигового регистраПредлагаемое устройство может быть выполнено в виде одной большой интегральной схемы и использовано в качестве функционального расширителя ЭВМ различных классов.Формула изобретенияУстройство для вычисления функций, содержащеесчетчик, умножитель, блок памяти, сдвиговый регистр, элемент неравнозначности, информационный вход счетчика является входом порядка аргумента устройства, .о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, оно содержит денормализатор, блок формирования дополнительного кода, вход мантиссы аргумента устройства соединен с инфор-. мационным входом блока формирования дополнительного кода и входом первого сомножителя умножителя, вход знака мантиссы аргумента устройства соединен со входом знака первого сомножителя умножителя и управляющим входом блока формирования дополнительного кода, выход которого соединен с информационным входом денормализато-, о ра, выход которого соединен с адресным входом блока памяти, выход которого соединен с входом второго сомножителя умножителя, выход знакового разряда которого соединен с первым входом элемента неравнозначности и с выходом знака мантиссы Функции устройства, выход старщего разряда умножителя соединен с вторым вхоДОм элемента неравноэначности, выход которого соединен с входом управления сдвигом сдвигового регистра, и вычитающим входом счетчика, выход умно- жителя соединен с информационным входом сдвигового регистра, выход которого является выходом мантиссы функции устройства, вход порядка аргумента устройства соединен с управляющим входом денормализатора, выход счетчика является выходом порядка функции устройства./ Заказ 781/51 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 45 Ъе Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4