G06F 12/04 — адресация слов переменной длины или частей слов

Номер патента: 826359

Опубликовано: 30.04.1981

Авторы: Авдюхин, Колосов, Смородин

МПК: G06F 12/04

Метки: вычислительное, цифровое

...может иметь длину )гп слогов (1 = 1, 2, 1), т. е. младший слог выбираемого слова может занимать положение, не совпадающее с положением младшего слога полно- разрядного операнда. Поэтому в процессе выборки операнда необходимо расположить его в соответствующих разрядах ячейки ФЧН. Нумеруем группы разрядов ячейки блоков оперативной памяти, начиная с младшего, присваивая им номера от 0 до 1 - 1. Такие же номера присвоим слогам содержимого ячейки. Последние номера являются адресами этих слогов. В процессе расположения выбираемых слогов в нужных позициях с помощью блока 15 производится цикличный сдвиг всей группы из 1 слогов. Располагаем в разрядах, соответствующих выходам второй группы усилителей 4, номер того же из слогов, который к...

Номер патента: 1223229

Опубликовано: 07.04.1986

Авторы: Жогло, Иванов, Крегер, Сазонов

МПК: G06F 12/04, G06F 9/46

Метки: адресов, исполнительных, формирования

...коду величины сдвига происходит сдвиг информации в сторону младших разрядов в коммутаторе 18.По информации, поступающей с выходов коммутатора 18 на вторые входы 25 30 35 сумматора 9, происходит арифметическое сложение с относительным адресом, поступившим на первые входы суммато.сра 9, При этом по информации разрядов 1013, поступающей с второго выхода регистра 7 команд, где хранится двоичный код околичестве обрабатываемых разрядов элемента операнда в инверсном виде, под воздействием управляющего сигнала, поступающего на пятый вход устройства, происходит формирование маски дешифратором 16.Сформированная маска поступает с выходов дешифратора 16 на соответствующие вторые входы блока 10 для окончательного формирования информации,...

Номер патента: 1654829

Опубликовано: 07.06.1991

Авторы: Курапин, Тесленко, Шкловский

МПК: G06F 12/04, G06F 12/06

Метки: памятью

...с выхода формирователя7 триггер 4 обращения устанавливается в нулевое состояние.Если процессор не обращается к памяти, то в цикле формируется холостой такт, что позволяет автоматическирегенерировать память.Время между поступлениями сигнала обращения процессора к памяти иначалом выборки данных из памяти мо"жет колебаться от 0 до длительностицикла (Т,). Это время, когда процессор находится в состоянии ожиданияТ . Так как процессор обращается кпамяти синхронно по отношению к тактам, формируемым блоком 3 синхронизации, то среднее время ожидания Тп == Т 2.Для уменьшения времени ожидания вовремя гашения изображения к тактовому:;входу триггера 4 обращения черезмультиплексор 2 управляющих сигналовподключается дополнительный выход...

Номер патента: 1716525

Опубликовано: 28.02.1992

Авторы: Байков, Кислинский, Коробко, Фомичева

МПК: G06F 12/04

Метки: адреса, памяти, формирования

...управляющими входами коммутаторов 4 и 5, второй и третий входы режима адресации 18 устройства соединены с входами установки в "1" и "0" триггера 9 соответственно. Инверсный выход триггера 9 соединен с первым входом элемента ИЛИ-НЕ 10, второй вход которого соединен с выходом переноса старшего из сумматоров 3 (Ь), выход элемента ИЛИ-НЕ 10 соединен с вторыми управляющими входами коммутаторов 4, Выход регистра 7 модификации соединен с входами дешифратора 8, выходы которого соединены с еторыми входами сумматоров 3,Дополнительно устройство (фиг. 2) содержит второй триггер 19, второй элемент , ИЛИ-НЕ 20, элемент И 21, регистр 22 формата элементов массиве (РФ) и коммутатор 23 переносов (КП). Информационные входы . 11 устройства соединены с...

Номер патента: 1827674

Опубликовано: 15.07.1993

Авторы: Байков, Кислинский, Коробко

МПК: G06F 12/04

Метки: адреса, памяти, формирования

...установленному на выходах 13 устройства, и одновременно на один такт по второму входу изгруппы управляющих входов 15 на управляющий вход регистра 2 поступает сигнал разрешения приема. По ближайшему синхроимпульсу очередной адрес принимается в регистр 2, с выходов которого поступает на выходы 13 устройства и на входы сумматоров 3, 4 для очередной модификации. При обслуживании очередного запроса абонента процесс повторяется, Дешифраторц 6, 9 и коммутатор 11 заблокированы выходным сигналом триггера 7 и не участвуют в работе.Если триггер 7 установлен в единицу, то на второй вход младшего разряда сумматора поступает сигнал, соответствующий уровню логического нуля. Однако разблокируются дешифраторы б, 9 и коммутатор 11. Вследствие этого...