Устройство сопряжения для контроля блоков памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5 6 11 С 29/О ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Киевское производственное обние "Электронмаш" им.В,И.Ленина(73) Киевское производственное обние "Электрьнмашн(56) Авторское свидетельство СССРМ 1437925, кл, 6 11 С 29/00, 1987.Авторское свидетельство СССРМ 1481864, кл, 6 11 С 2 ИОО, 1987. Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти с помощью специализированной микроЭВМ.Целью изобретения является увеличение достоверности контроля, расширение функциональных возможностей и упрощение устройства.На фиг.1 представлена функциональная схема предложенного устройства; электрические схемы отдельных блоков представлены на следующих фигурах; на фиг.2 - блок генераторов; на фиг.3 - блок сдвигателей; на фиг.4 - блок выбора режима; на фиг.5 - блок управления; на фиг,6 - блок дешифратора; на фиг.7 - фрагмент мультиплексора адреса; на фиг.8 - счетчик; на фиг.9 - блок преобразования; на фиг.10 - фрагмент регистра-преобразователя; на фиг.11 - формирователь данных; на фиг.12 - компаратор; на фиг,13 - регистр состояния; на фиг.14 - регистр ошибок; на фиг.15 - многопостовая система; на фиг.16 - фрагмент блока памяти; на фиг.17 - структура блока памяти,.Ы 21836723 АЗ(54) УСТРОЙСТВО СОПРЯЖЕКОНТРОЛЯ БЛОКОВ ПАМЯТИ(57) Изобретение относится к вычи лит льной технике и может быть использовано для контроля блоков памяти. Устройство содержит регистр состояния, блок управления. В устройство введены блок генераторов, блок сдвигателей, арбитр, блок управления, счетчик, мультиплексор адреса, регистр- формирователь, блок преобразования, формирователь данных, блок дешифраторов, компаратор, регистр ошибок. 17 ил 3 табл,Предложенное устройство (фиг.1) содержит блок 1 генераторов, блок 2 сдвигателей, блок выбора режима 3, блок 4 а управления, блок 5 дешифраторов, мультиплексор 6 адреса, счетчик 7, блок 8 преобра-, зования, регистр-формирователь 9, а формирователь 10 данных, компаратор 11, р регистр 12 состояния, регистр 13 ошибок, входы-выходы первые 14 и входы-выходы вторые 15 данных, входы первые 16 и входы вторые 17 адреса, входы первые 18 и входы д 4 вторые 19 сигналов управления, входы 20 ЬЭ ошибок, входы 21 проверки печатных свя- (,д зей и учета вариантов. вход 22 отмены регенврвции, выход 23 эвоиси, выход 24 чтвнив )вв выходы 25 ошибок, выходы 26 номера места и контроля связей, выход 27 "ответ", выходы 28 номера блока, выходы 29 адреса, выходы 30 управляющих сигналов. Блок 1 генераторов (фиг.2) содержит элемент И-НЕ с триггером Шмитта 31, элементы НЕ 32-34, резисторы 35, 36, конденсаторы 37-39, кварцевый резонатор 40.1836723 8 а (,8 НаХ Юа ИЮ да 30.6 Юа Ю 7 На И 8 рарюраР ФаИ 7,1 1 б.1 66 с 2.10 с 3.2 с 7.2 с 18.2 с 16.1 Фраьенж иульщоилеФиг,71836723 с ЗМ гтг яЗ с ЗаФ Серуюпура АЛО,Ю 7 и Составитель И.ГеворковаРедактор И.Мельникова Техред М.Моргентал Корректор М.Демчик Заказ 3023 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Рэущская наб., 4/5 одственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101 ПроБлок 2 сдвигателей (фиг,З) содержит триггер 41, элемент И-НЕ 42. регистры 43-45,Блок выбора режима 3 (фиг.4) содержит элементы И - НЕ 46-51, НЕ 52, 53.Блок 4 управления (фиг.5) содержит мультиплексор 54, 55, элементы. ИЛИ - НЕ 56 - 58, ИЛИ 59 - 61, И - НЕ 62, НЕ 63 - 72,Блок 5 дешифраторов (фиг.б) содержит дешифраторы 73, 74, мультиплексоры 75, 76, формирователи 77, 78, элементы НЕ 79, 80, ИЛИ-НЕ 81 - 84,Мультиплексор 6 адреса (фиг,7) содержит одноименные элементы 85.Счетчик 7 (фиг.8) содержит одноименные элементы 86, 87 и триггер 88.Блок 8 преобразования (фиг.9) содержит двунаправленные формирователи 89 - 92.Регистр-формирователь 9 (фиг,10) содержит одноименные элементы 93.Формирователь 10 данных (фиг,11) содержит формирователи 94, 95,Компаратор 11 (фиг,12) содержит одноименный элемент 96, коммутационное поле 97, элемент НЕ 98,Регистр 12 состояния (фиг.13) содержит регистр 99, элемент НЕ 100.Регистр 13 ошибок (фиг,14) содержит регистр 101, элементы ИЛИ - НЕ 102 - 105, И-НЕ 106.Многопостовая система для технологического прогона и контроля блоков памяти (фиг.15) содержит микроЭВМ 107, устройства для контроля блоков 108 памяти, проверяемые блоки 109 памяти, интерфейс 110 микроЭВМ и интерфейс 111 памяти,Блок памяти (фиг,16, 17) содержит группы микросхем памяти 112, буферные элементы НЕ 113 управляющих сигналов ВАЯ, буферные элементы НЕ 114 управляющих сигналов САЯ, буферные элементы НЕ 115 сигналов записи ИЕ, буферные элементы адреса НЕ 116, двунаправленные формирователи с контролем по четности 117, мультиплексор 118, резистор 119.Интерфейс 110 микроЭВМ содержит первые входы-выходы данных 15, входы адреса 16, 17, входы 18,1, 18,2, 18,3, 19.1, 19,2, 19,3, 19.4 сигналов соответственно "номер байта", "номер слова", "операция", "запись", "обращение к памяти", "признак регистр", "обращение к регистру", выходы ошибок 25, "ответ" 27, вход 22 отмены регенерации.Интерфейс 111 памяти содержит входы- выходы 14 данных, входы 20 ошибок, входы 21.1, 21.2 проверки печатных связей, входы 21.3. 21,4 учета вариантов, выход 23 "запись", выход 24 "чтение", выход 26.1 контроля связей, выход 26,2 номера места, выходы 28 номера блока, выходы 29 адреса, 50 выходы 15, регистр-формирователь 9 и блок 8 преобразования поступает на 32-разрядную шину данных памяти 14.В блоке 8 всегда включена только половина элементов 89-92, вторая половина -55 находится в третьем состоянии. Выборвключенных элементов выполняют сигналы4,7, 4,8,Таким образом, на 32-разрядные входывыходы 14 за одно обращение выдаютсятолько 16 разрядов данных (1 слово),выходы 30.1-30,4 "строб адреса столбца"САЯ, выходы 30,5 - 30.8 "строб адреса строки" ВА 5,Устройство может работать в следую 5 щих режимах: обращение к устройству, обращение к памяти, регенерация,диагностика, технологический прогон,В режиме обращения к памяти могутвыполняться операции - запись байта, за 10 пись слова, чтение, Выбор операции определяется сигналами на входах 18, 19,согласно табл.1,При операции записи номер байта илислова определяется сигналами 18.1, 18,2,15 согласно табл,2.Операция записи выполняется следующим образом.Сигнал обращения к памяти на входе19.2 через элемент 56 блока 4 поступает на20 вход блока 2, с выхода 2,6 которого - на входарбитра 3,Если устройство не занято выполнением регенерации, блок выбора режима 3 устанавливается в состояние обращения кпамяти и выдает в блок 2 сигналы 3.2, 3.3,3.4, которые разрешают запуск сдвигаталей44, 45 блока 2, Кроме того, сигнал 3.3 поступает в блок дешифратора 5, который выдаетсигналы РАЯ на выходы 30. Тактирование30 сдвигателей блока 2 выполняется сигналом1,2 с блока 1 генераторов. Сигнал 2,10 блока2 управляет работой мультиплексора 6 адреса, а сигнал 2,8 разрешает выдачу сигналовСАЯ с блока 5 на выходы 30.35 Блок 4 вырабатывает управляющие сигналы 47, 4,8 на блок 8 преобразователя.Сигналы на выходах 4.1, 4.13 управляют направлением работы двунаправленных элементов блоков 8, 9, блока 5 дешифраторов и40 выходов 23, 24, которые устанавливают режим записи в блоке памяти.,Сигнал с выхода 4,6 "ответ" поступаетна выход 27.Адрес обращения поступает со входа 1645 на мультиплексор адреса 6, с которого поступает на выход 29. Мультиплексор 6 преобразует адрес иэ параллельного кода в двепосылки с меньшим числом разрядов,16-разрядный код данных через входц 18367235 10 15 20 25 30 ти; 35 40 45 50 55 Блок 5 дешифраторов по данному адресу вырабатывает один иэ сигналов ВАЯ на выходах 5.6 - 5,9 и сигналы САЯ на выходах 5,2-5.5.При записи байта вырабатывается один из сигналов САЯ для того байта (8 разрядов), который записывается, а при записи слова вырабатываются два сигнала САЯ для тех байтов, которые входят в это слово(16 разрядов); Выбор байта и слова определяется сигналами на входах 18.1, 18.2.Выбор сигналов ВАЯ определяется старшими разрядами адреса (сигналы на входах 17.1, 17,2).Для записи остальных 16 разрядов выполняется еще одно обращение,Таким образом, для записи 32 разрядов требуется 2 обращения,В операции чтения блоки 1, 2, 3, 6 работают так же, как при записи,Блок дешифратора 5 вырабатывает сигналы САЗ на выходах 5,2 - 5.5.В блоке 4 управления сигналы на выходах 4,1, 4,13 переходят в состояние, соответствующее чтению. и вызывают изменение направления работы двунаправленных элементов в блоках 8, 9 и установку .режима чтения в блоке памяти.Под действием сигналов на выходах 4,7, 4.8 блок 8 преобразования выполняет прием 16 разрядов с 32-разрядных входов-выходов 14 и передачу 16 разрядов считанных данных на регистр-формирователь 9, занесение в которой выполняется по фронту строба на выходе 4.9, С выхода регистра- формирователя 9 данные выдаются на 16- разрядные входы-выходы 15,Таким образом за одно обращение выполняется чтение 16 разрядов данных (одно слово). Для чтения второго слова выполняется еще одно обращение. При этом блок 8 преобразования передает вторые 16 разрядов с 32-разрядных входов-выходов 14 на регистр-формирователь 9 и далее на 16-разрядные входы-выходы 15.Одновременно с приемом данных с входов 20 на регистр 13 ошибок поступают сигналы ошибок. Причем выполняется прием сигналов ошибок тех байтов, которые заносятся в регистр-формирователь 9. Управление приемом ошибок выполняется с помощью сигналов 5,1, 18.2 на элементах 102-105. Занесение в регистр 13 ошибок выполняется по фронту сигнала 4.9, а сброс - по сигналу 2.11, Элемент 106 формирует объединенный сигнал ошибки. Сигналы ошибок с выходов 13,1-13.5 поступают на выходы 25.В режиме регенерации устройство работает следующим образом. Генератор 31, 32 выдает запрос регенерации 1.1 в блок 2 сдвигэтелей, после чего срабатывают триггер 41, элемент 42, выход 2,1 блока 2.Если устройство не занято выполнением обращения к памяти, блок выбора режима 3 устанавливается в состоянии регенерации и выдает сигнал 3.1, что приводит к запуску сдвигателя 43, с выхода которого вырабатываются управляющие сигналы на выходах 2,2 - 2.5 в блок выбора режима 3, блок 5, мультиплексор адреса 6, счетчик 7,Блок 5 дешифратора выдает сигналы ВАЗ 5.6-5,9 на выходы 30. Мультиплексор 6 адреса передает адрес регенерации со счетчика 7 на выходы 29,В конце цикла регенерации счетчик 7 переключается по сигналу 2,5 и подготавливает следующий адрес регенерации. В режиме отмены регенерации со входа 22 наблок 1 генераторов поступает .низкий уро-.вень, который блокирует работу генератора31, 32 и отменяет выдачу запросов регенерации 1.1. В режиме обращения к устройству могут выполняться следующие операции: - запись в регистр состояния 12; - чтение регистра состояния, Регистр 12 состояния имеет следующий формат: (О) - признак активности устройства; (1) - номер места установки блока памя(2) - логический номер блока памяти при чтении;(3) - признак неправильного паритетапри записи;(7, 8) - контроль вариантов исполнения.Запись в регистр состояния 12 выполняется следующим образом.На вход блока 4 управления поступают внешние сигналы: признак обращения к устройству 19,3, обращение к устройству 19.4 и признак записи 19.1,Блок 4 вырабатывает управляющие сигналы 4.12, 4,13, которые обеспечивают передачу данных с шины 15 через регистр- формирователь 9 и занесение в регистр 12 состояния. Сигнал "ответ" 4.6 выдается на выход 27,Чтение регистра состояния выполняется следующим образом.На вход блока 4 поступают сигналы 19.3, 19,4. Блок 4 управления вырабатывает сигналы 4.1, 4,3, 4.5, 4.6. 4.9, которые обеспечивают передачу данных с.регистра состояния и входов 21 через формирователь10 данных и регистр-формирователь 9 навходы-выходы 15 и выдачу сигнала "ответ"на выход 27,В режиме диагностики могут выполняться следующие операции:- контроль печатных связеймежду кон-.тактами;- контроль номера блока памяти;- проверка схем контроля;й определение варианта проверяемогоблока памяти,Контрсль печатных связей между контактами выполняется следующим образом.Выполняется запись заданного кода в 4разряд регистра 12 состояния, что вызываетпередачу соответствующего кода с выхода12,5 на выход 26.1, который связан со вхо-.дами печатных связей между контактамипроверяемого блока памяти,Затем выполняется чтение регистра со.стояния и контроль 5, 6 разрядое считанно 1 го кода. При этом сигналы с выходовпроверяемых печатных связей поступаютна входы 21 1, 21.2 и далее через формирователь данных 10 и регистр-формирователь9 на входы-выходы данных 15,Печатные связи считаются верными при.совпадении значений 4, 5 и 6 разрядов считанного кода.Контроль номера блока памяти, Блокпамяти. при эксплуатации в составе ЭВМможет иметь номера 0 или 1. Блок памяти сзаданным номеромустанавливается в ЭВМна место с соответствующим номером.Нулевой номерблок памяти определяется низким уровнем сигнала на выходе 4,10блока 4, а первый номер - низким уровнемсигнала на выходе 4 11, Номер места эадаетвыход 12,6 регистра состояния.Контроль номера блока памяти выполняется следующим образом.1, В регистре состояния 12 биты (1, 2, 3)устанавливаются в "0", а бит (0) - в "1".2. Запись в память заданного кода поданному адресу,3. Изменение кода бит (1, 2) регистрасостояния,4, Чтение укаэанного адреса и контрольсчитанного кода.При совпадении кода бит (1) и (2) регистра 12 из блока памяти должен считываться записанный код, а при несовпаденииэтих бит на выходе блока памяти устанавливается третье состояние и считается соответствующий код. Таким образом, проверяется, что блок памяти сохраняет работоспособность только при совпадении номера блока и номера места, .20 ская микроЭВМ 107 тестует блоки памяти с 25 30 Э 5 устройства 40 бинации перемычек в коммутационном поле 97, согласно табл;3. Элементы 31, 32 могут быть выполнены на ИМС типа 555 ТЛ 2, ЭЭ, 34 - 531 ЛН 1,триггеры 41, 88 - 531 ТМ 2, регистры 43, 44 45 -531 ИР 23,99, 45-531 ТМ 9, мультиплексо-. ры 54 - 555 КП 12, 55 - 155 КП 2, 75, 76 - 555 КП 12, 85, 118 - 531 КП 2, дешифраторы 73,74 - 531 ИД 14, формирователи 77, 78 113116 - . 555 АПЭ, счетчики 86. 87 - 555 ИЕ 19, 50 двунаправленные формирователи 89-92 -555 АП 6, регистр-формирователь 93 типа1804 ВА 2, формирователи 94-95, - 155 ЛП 10,компаратор 96-555 СП 1, регистр 101 - 555ТМ 8, элементы памяти 112 - 565 РУ 7, дву 55 направленные формирователи 117 с контролем по четности типа 1804 ВЯ 4.В качестве микроЭВМ 107 используетсястенд СНУОП(Э),Предлагаемое устройство имеет"следующие преимущества перед прототипом,5 10 15 Проверка схем контроля выполняется следующим образом.1. Запись в регистр состояния 12 "1" в биты (О, 3).2, Запись заданного кода данных по заданному адресу памяти с неправильным паритетом.3, Чтение заданного адреса и контроль выдачи сигналов ошибки.Неправильный паритет задают выходы 4.10, 4.11 блока управления с помощью элемента 117 в блоке памяти.Определение варианта проверяемого блока памяти выполняется путем чтения бит (7, 8) регистра состояния, При этом соответствующий код, заданный перемычками в блоке памяти, поступает через входы 21.3, 21.4, формирователь 10 данных, регистр. формирователь 9 на выход 15, Технологичеучетом варианта их исполнения. Технологический прогон выполняетсяследующим образом. 1. Блоки памяти 109, устройства 108,микроЭВМ 107 соединяют в составе системы (фиг.15),2, Запись "1" в бит (О) регистра состояния устройства 108,1, что вызывает его активизацию, В остальных устройствах аналогичный бит устанавливается в "0",3. Контроль тестом блока памяти 109 1, 4, Установка в "1" бита (0) регистра состояния следующего устройства 108.2 исброс соответствующего бита предыдущего 5, Контроль тестом блока памяти 109.2 и т,д,Дешифрация номера устройства обеспечивается установкой определенной ком1836723 10 5 10 15 ра и информационным входом регистра20 ошибок, второй управляющий вход которо 30 Формула изобретения Устройство сопряжения для контроля . блоков памяти, содержащее регистр состояния, блок управления, первый выход которого соединен с управляющим входом регистрсостояния,отлич а.ю щее с ятем, что, с целью повышения достоверности контроля, упрощения устройства и расширения области применения эа счет расширения числа диагностических операций и введения дополнительных режимов работы, в .него введены блок генераторов, блок сдвигателей, блок выбора режима, блокдешиф. раторов, мультиплексор адреса, счетчик, 4 блок преобразования, регистр-формирователь, формирователь данных, компаратор, регистр ошибок, второй выход блока управления подключен к управляющим входам блока преобразования и регистра-формироаателя и является выходом чтения устройства, первый выход регистра состояния является выходом номера места устройства . и соединен с входом формирователя данных, входы группы которого являются вхо дами проверки печатных связей и учета вариантов устройства, выходы формирователя данных соединены с информационны- . ми входами регистра состояния,35 40 нен с шестым выходом блока управления,50 1. Контроль пассивных блоков памяти,не имеющих встроенных блоков управленияв режимах регенерации, обращения и отмены регенерации,2. Контроль разных вариантов блоковпамяти, отличающихся, например, инфор. мационной емкостью, объединенных в многопостовой системе.3. Контроль блоков памяти, разрядностьданных которых больше, чем разрядностьтехнологического интерфейса,4, Контроль печатных связей между контактами блока памяти.5. Сокращение оборудования за счет использования совмещенной внутренней шины приема и передачи данных, а также засчет сжатия разрядности данных блока памяти до разрядности технологического интерфейса.6. Контроль логического номера проверяемых блоков памяти.7. Проверка схем контроля блока памяти,Расширение числа диагностическихопераций и введение дополнительных режимов вызывает повышение технологичности производств, надежности иремонтопригодности проверяемых блоков,а также снижение трудоемкости производства. входами-выходами блока преобразования, информационными входами и выходами группы регистра-формирователя, входы-выходы которого являются первыми входами- выходами устройства. входы-выходы блока преобразования являются вторыми входами-выходами устройства, третий выход блока управления соединен с управляющими входами регистра-формирователя и с первым управляющим входом регистра ошибок, информационный вход которого является входом ошибок устройства, выход регистра ошибок является выходом ошибок устройства, третий вход регистра ошибок соединен с первым выходом блока сдвигателей и первым управляющим входом блока управления, второй управляющий вход которого соединен с первым выходом блока дешифрато. го соединен с третьим входом блока управления, первым входом блока дешифраторов и является первым управляющим входом устройства, четвертый вход блока управления является вторым управляющим входом устройствэ, а пятый соединен с выходом компаратора, первый вход которого соединен с четвертым выходом блока управления и третьим входом формирователя данных,четвертый вход которого соединен с вторым выходом регистра состояния и шестым входом блока управления, пятый выход которого соединен с пятымвходом формирователя данных, вторым входом блока дешифраторов и является выходом записи устройства,вход отмены регенерации устройства является входом блока генераторов, выход которого соединен с первым входом блока сдвигателей, второй вход которого соедиседьмой выход которого является выходом "Ответ" устройства, восьмой-выходом "Номер блока" устройства, адресный вход мультиплексора адреса является первым адресным входом устройства и соединен с вторым входом компаратора, третий вход которого соединен с третьим входом блока дешифраторов и является вторым адресным входом устройства, выход управляющих сигналов которого является вторым выходом блока дешифраторов, четвертый вход которого соединен с выходом блока выбора режима и третьим входом блока сдвигателей, второй выход которого соединен с входом блока выбора режима и пятым входом блока дешифраторов, третий выход блока сдвигателей соединен с входом счетчика, выход которого соединен с информационным входом мультиплексора адреса, управ12 1836723 Таблица 1 Табл Таблица ляющий вход которого соединен с четвертым выходом блока сдвигателей, выход мультиплексора адреса является выходомадреса устройства.