Запоминающее устройство с автономным контролем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическимиРеспублик и 1970479(б 1)Дополнительное к авт. свид-ву(22) Заявлено 20.04,81 (21) 3276987/18-24 Р 1 М К з с присоединением заявки ЙоС 11 С 29/00 Государственныб комитет СССР по делам изобретений н открытийДата опубликования описания 30.10 В 2Изобретение относится к запоминающим устройствам.Известно запоминающее устройствос автономным контролем, содержащееадресный блок памяти, соединенный спервым ассоциативным блоком памяти,второй ассоциативный блок памяти,один из входов которо:о соединен спервым входом адресного блока памяти,блок управления, выходы которого подключены к управлякаим входам ассоциативных блоков памяти 11.Недостатками этого устройства яв"ляются сложность и малая информационная емкость,Наиболее близким техническим решением к изобретению является запоминающее устройство с автономным контролем, содержащее адресный блок памяти, соединенный с первым ассоциативным блоком памяти, второй ассоциативный блок памяти, один иэ входовкоторого соединен с первым входом адресного блока памяти, блок управле;ния, выходы которого подключены куправляющим входам ассоциативных блоков памяти, первый коммутатор, входыкоторого подключены соответственно кпервому выходу блока деыифратора и квыходу адресного блока памяти, а выходы - к другим входам второго ассоциативного блока памяти, выходы которого соединены Со входом блока дешифРатора и одним из входов второго коммутатора, др;гой вход которого подключен к выходу блока дешифраторов,а выход - ко входу адресного блокапамяти (,2 1.10 Недостатком этого устройства является то, что при отказах разрядовячеек адресного блока памяти необходимо запоминать во втором ассоциативном блоке памяти номера отказавшихразрядов и значения соответствующих15 им информационных сигналов, что приводит к увеличению объема второгоассоциативного блока памяти,.т,е,к усложнению устройства и снижениюего информационной емкости20Цель изобретения - упрощение устройства,Поставленная цель достигаетсятем, что в запоминающее устройство савтономным контролем, содержащее адресный накопитель, усилители, регистрСлова, регИстр адреса, дешифраторы,блок управления и ассоциативные накопители, управляющие входы которыхсоединены с выходами блока управле.ния, а адресные входы - с входамирегистра адреса, выходы которого подключены к адресным входам адресногонакопителя, информационные входы ивыходы которого соединены с одними извыходов и входов усилителей, другиевходы и выходы которых подключены к5одним из информационных выходов ивходов регистра слова, первый управляющий вход которого соединен с выхо;,дом первого ассоциативного накопите-ля, выходы второго ассоциативного на копителя подключены к входам дешифратора, вход блока управления являетсяуправляющим входом устройства, введены шифраторы и пороговый элемент,входы которых соединены с другими ин формационными выходами регистра слова и информационными входами первогоассоциативногЬ накопителя, причем ви"ходы шифраторов подключены к,информационным входам второго ассоциативногонакопителя, выходы дешифраторов соединены с вторым управляющим входомрегистра слова, а выход пороговогоэлемента является управляющим выхо.дом устройства.На чертеже приведена электрическая схема устройства,Устройство содержит первый ассоциативный накопитель 1 с информационной;частью 2, адресной частью 3, выходоМ4 и управляющим входом,5 регистр б . 3 Оадреса, адресный накоиитель 7, регистр 8 слова, выполненный на триггерах со счетным входом, усилители 9,блок 10,управления, шифраторы 1 э 1,дешифраторы 12, пороговый элемент 3513, второй ассоциативный накопитель14 с приэнаковой частью 15 и адресной частью 16, предназначенных соответственно для записи номеров отказавших разрядов и адресов отказавщих 40ячеек памяти адресного накопителя.На чертеже обозначены адресные 17 иинформационные 18 входы и .информационные выходы 19 устройства. 45устройство работает следующим образом.Выявление разрядов, в которых эаписываемая информация не совпадает с характером отказа, производится во время записи информации в адресный накопитель 7. При этом адрес, поступающий на вход 17, записывается .в адресную часть 3 накопителя 1. За-, писываемое слово со входа 18 поступа- от в регистр 8 и заносится в накопитель 7 через усилители 9 и в информаг" ционную часть 2 накопителя 1. Затем производится считывание записанного слова (с .восстановлением информации) из накопителя 7 на регистр 8. Если в бц ячейке накопителя 7 по адресу, установленному на входе 17, нет отказов, или характер всех отказов совпадает с записываемой информацией, то во всех разрядах регистра 8 будет нулевой код, При этом содержимое информационной части 2 накопителя 1, соответствующее адресу на входе 17, исам адрес из адресной части 3 стира.ются. На вход 17 подается адрес следующей ячейки, аналогично производится запись нового слова.Если в ячейке накопителя 7 по адсресу, установленному на входе 17, .,есть отказы, характер которых несовпадает с записываемой информацией, то в соответствующих разрядах регистра 8 будет единичный код. Колф чество таких разрядов назовем крат- ностью ошибки и обозначим через уДалее возможны два случая.Если фЪ Й в(где и - количество разрядов слова, записываемого в адресный накопитель 7), то на выходе порогового элемента 13 выдается еди,ничный сигнал, поступающий в блок 10, который блокирует стирание содержи", мого в накопителе 1, соответствующето .адресу, установленному на входе 17, т.е, в накопителе 1 хранятся адрес ячейки накопителя 7:, в которой име-. ютсяотказы, и слово, предназначенное для записи в эту ячейку.Еовв ВЭ,ф вто вв выводе эве, мента 13 выдается нулевой сигнал, поступающий в блок 10. При этом блоМ 10 вырабатывает управляющий сигнал, :по которому содержимое информацион-. ной части 2, соответствующее адресу на входе 17, и сам адрес из адресной,номера отказавших разрядов накопите-,ля 7, характер отказов в которых не,совпадает с записываемой в них информацией,При считывании информации из запоминающего устройства по адресу, ус-.одновременное обращение как к накопителю 7, так и к ассоциативным накопителям 1 и 14. Если адрес считываемого слова содержится в накопите-,ле 1, то передача информации в ре.гистр 8 из накопителя 7 не произво".дится. При этом содержимое информационной части 2, соответствующее уста"новленному на входе 17 адресу, выдается на выход 4 и записывается в регистр 8. После этого считываемоеслово поступает на выход 19.Если адрес считываемого слова содержится в накопителе 14, то в регистр 8 считывается информация из накопителя 7 через усилители 9, Затем.содержимое признаковой части 15 накопителя 14, соответствующее адресуна входе 17, передается в дешифраторы 12. При этом на выходах дешифраторов 12 формируется единичный код втех разрядах, характер откаэон в ко-.торых не совпадает с записываемой вних информацией. Этот код поступаетна вход регистра 8 и инвертирует соответствующие разряды. После этогона выход 19 поступает неискаженноеслово.При отсутствии в накопителях 14и 1 адреса, поданного на вход 17,йроиэюбдитея СЧитыианиЕ Н регистр,информации иэ накопителя 7 через усцлители 9 с последующей выдачей иа выф ход 19 устройства,В предлагаемом устройстве сокращается объем памяти ассоциативногонакопителя. Необходимый объем приэнаковой части. накопителя более чем вдва раза меньше, чем в известном.Таким образом, технико-зкономическое преимущество предлагаемого,устройства заключается н его упрощении .по сравнению с известным.формула изобретенияЗапоминающее устройство с автономным контролем, содержащее адресный накопитель, усилители, регистр слова, регистр адреса, дешифраторы, блок уп- ;равления и ассоциативные накопители, ,управляющие входы которых соединены с выходами блока управления, а адресные входы в . с входами регистра адре;са, выходы которого подключены к адресным входам адресного накопителя,информационные входы и выходы которого соединены с одними иэ выходов ивходов усилйтелей, другие входы нныходЫ которых подключены к одним иэинформационных выходов и входов регистра слова, первый управляющий вхоцкоторого соединен с выходом первогоассоциативного накопителя, выходывторого ассоциативного накопителя 10 подключены к входам дешифратора, входблока управления является управлякау 6 чвходом устройства, о т л и ч а юш е е с я тем, что, с целью упрощения, в него введены шифраторы и поро:,гоный элемент, входы которых соединены с другими информационными выходами регистра слова и информационными входами первого ассоциативногонакопителя, причем ныходы шифраторов ;р подключены к информационным входамвторого ассоциативного накопителя,.выходы дешифраторон соединены с вторым управляющим входом регистра слова, а выход порогового элемента яв-ляется управлякиним выходом устройства. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 529490, кл. 6 11 С 29/00, 1976.2Авторское свидетельство СССР9 744738, кл, С 11 С 29/ОО, 1978970479Составитель Т.Зайцева Редактор Л.Власенко Техред Т.МаточкаКорректор М.Шароши Заказ 8398/65 Тираж 622 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5Филиал ППП "Патент", г.Ужгород, Ул.Проектная, 4
СмотретьЗаявка
3276987, 20.04.1981
ВОЕННАЯ ИНЖЕНЕРНАЯ РАДИОТЕХНИЧЕСКАЯ ОРДЕНА ОКТЯБРЬСКОЙ РЕВОЛЮЦИИ И ОРДЕНА ОТЕЧЕСТВЕННОЙ ВОЙНЫ АКАДЕМИЯ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ ИМ. МАРШАЛА СОВЕТСКОГО СОЮЗА ГОВОРОВА Л. А
ГОРШКОВ ВИКТОР НИКОЛАЕВИЧ, ВОРОНОВ ВИКТОР ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: автономным, запоминающее, контролем
Опубликовано: 30.10.1982
Код ссылки
<a href="https://patents.su/4-970479-zapominayushhee-ustrojjstvo-s-avtonomnym-kontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с автономным контролем</a>
Предыдущий патент: Запоминающее устройство с самоконтролем
Следующий патент: Запоминающее устройство с самоконтролем
Случайный патент: Несущая конструкция электросетей