Запоминающее устройство с самоконтролем

Союз СоветскикСоциалистическикРеспублик ОП ИКАНИЕ ЭрзацИЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М, Кл. с прнсоелннением заявки .% 6 11 С 29/00 Ркударстееией комитет СССР пв делам изобретений и открытий(54) ЗАПОМИНАЮЦЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к запоминающим устройствам.По основному авт. св. Ь" 883975 известно устройство, содержащее накопитель, регистры числа, группы элементов ИЛИ, регистры адреса, счетчик адресов, блок контроля, блок управления и блок местного управления, коммутаторы, счетчик адресов, регистр адреса отказов, вход которого соединен с вы о ходом блока контроля первый вход со входом счетчика разрядов, второй выход подключен ко входам коммутаторов, причем выход накопителя подключен к первым входам первого и второго 1 регистров числа и ко входу третьего регистра числа, входы накопителя соединены с выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключены к выходам первого регистра адре- о са и второго регистра адреса, вход которого соединен с выходом счетчика адресов, первый выход второго регистра числа и выход первого регистра числа подключены к одним из входов второйгруппы элементов ИЛИ, вторые входы ивыходы второго регистра числа соединены соответственно с выходом блокаместного управления и первым входомблока контроля, второй вход которогосоединен с выходом третьего регистрачисла, один из выходов блока управления подключен к управляющим входам накопителя, первого и второго регистровадреса, счетчика адресов, первого, второго и третьего регистров числа, блока контроля и блока местного управления, входы четвертого регистра числаподключены соответственно к выходамнакопителя и первогэ коммутатора, авыходы - к другим входам элементовЛИ второй группы и первому входу вто"рого коммутатора, выход которого подключен к первому входу первого комму"татора, вторые и третьи входы первогои второго коммутатора соединены соответственно с первыми выходами блоканакопителя и счетчика разрядов, вто3 96310рые входы которых подключены соответственно ко входам счетчика разрядови блока управления, управляющие входычетвертого регистра числа и коммутаторов соединены с другими выходами блока 5управления.В этом устройстве отказавшие разряды основных ячеек подменяются разрядами ячеек накопителя, причем, если.резервные ячейки имеют отказавшие раз- Оряды, то они пропускаются и не участвуют в подмене отказавших разрядов основных ячеекНедостатком этого устройства является невысокая надежность поскольку 15установление соответствия между отка завшими разрядами основных ячеек иразрядами резервных ячеек производится при записи массива данных в накопитель. Гсли же после записи в основ- щных или резервных ячейках накопителявозникнут дополнительные отказавшиеразряды, то поскольку этот момент нефиксируется, весь дальнейший порядокподмены нарушается и наступает отказ 15всего устройства.Цель изобретения - повышение надежности устройства эа счет сохраненияработоспособности при возникновениидополнительных отказов в основных и щрезервных ячейках после записи массива данных в накопитель,Поставленная цель достигается тем,что в запоминающее устройство введенысхема сравнения и блок свертки по модулю два, первый вход которого соединен с выходом первого регистра адреса,а выходы подключены к одним из входовчетвертого регистра числа и первомувходу схемы сравнения, второй вход ко-,торой соединен с одними иэ выходовчетвертого регистра числа, второй входблока свертки по модулю два и третийвход схемы сравнения подключены к одному из выходов блока управления, один45из входов которого соединен с выходомблока контроля, выход схемы сравненияявляется одним из управляющих выходовустройства.На чертеже представлена структурная схема предлагаемого устройства.ЮУстройство содержит накопитель 1,первую группу элементов ИЛИ 2, первыйрегистр 3 адреса, имеющий вход 4 второй регистр 5 адреса, счетчик 6 адресов, блок 7 местного управления, блок8 управления. К выходам накопителя 1подключены один из входов первого регистра 9 числа, второго регистра 1 О 9 4 числа, вход третьего регистра 11 числа и один иэ входов четвертого регистра 12 числа, Уст ройст во соде ржи т та кже вторую группу элементов ИЛИ 13,блок 14 контроля, первый 15 и второй16 коммутаторы, счетчик 17 разрядов,регистр 18 резервных ячеек, блок 19 свертки по модулю два и схему 20 сравнения.Устройство работает следующим образом.Для каждого линейного участка мас" сива данных, которые записываются и считываются последовательно, выделяется последовательность резервных ячеек накопителя 1, В счетчик 6 при этом записывается адрес первой резервной ячейки, а со входа 4 регистра 3 поступает адрес первой основной ячейки записываемого или считываемого массива, Счетчик 17 разрядов в исходном сос-, тоянии обнулен,В режиме записи данных сначала осуществляется контроль исправности разрядов резервной ячейки. Адрес резервной ячейки из счетчика 6 передается через регистр 5 и элементы ИЛИ 2 на вход накопителя 1, Производится считывание содержимого резервной ячейки в регистр 10, затем осуществляется запись-считывание обратного кода содержимого резервной ячейки в регистр 11, Содержимое регистров 10 и 11 подается на блок 14 контроля. Если отказавших разрядов в ячейке нет, то регистр 18 и счетчик 17 остаются в нулевом состоянии, При наличии отказавших разрядов в соответствующие им разряды регистра 18 записывается "1", в счетчик 17 записывается количество отказавших разрядов, а в маркерный разряд резервной ячейки накопителя с помощью блока 14 контроля через резистр 10 заносится "1".Далее производится запись массива данных.Данные поступают в регистр 9, Адрес первого слова данных, находящийся в регистре 3, через элементы ИЛИ 2 подается на вход накопителя 1, Обратный код первого слова из регистра 9 через элементы ИЛИ 13 записывается в основную ячейку накопителя, затем содержимое этой ячейки считывается в регистр 11 и осуществляется запись-считывание прямого кода того же слова в регистр 10, Прямой и обратный коды слова с регистров 10 и 11 соответственно поступают в блок 14 контроля, Если блок 14 контроля не обнаруживает в ячейке от, ля заносятся "1" в разряды регистра 5казавшие разряды, то в регистр 3 со входа 4 поступает следующий адрес и аналогично производится запись второго слова в основную ячейку накопителя 1, Если же в основной ячейке есть 5 отказавшие разряды, то блок 14 контроля, счетчик 17 разрядов и регистр 18 выдают на коммутатор 15 сигналы, по которым из регистра 9 в младшие разряды регистра 12 передаются разря- О ды слова, соответствующие отказавшим разрядам основной ячейки, причем в разряды регистра 12, соответствующие "1" регистра 18 (т. е. отказавшим разрядам резервной ячейки) запись не производится, эти разряды пропускаются и не используются.Одновременно с этим по сигналу от блока 14 контроля блок 8 управления выдает управляющие сигналы, по кото рым содержимое регистра 3 поступает на блок 19 свертки по модулю два, где формируется значение контрольного разряда адреса основной ячейки, имеющей отказавшие разряды. Затем это значе ние заносится в один из двух разрядов регистра 12, специально отведенных для этой цели.Кроме того, с блока 14 контроля в счетчик 17 записывается код, соответ п ствующий количеству отказавших разрядов основной ячейки. Из блока 8 управ-, ления в блок 7 местного управления по- ф ступает сигнал, по которому в маркерный разряд основной ячейки через ре 35 гистр 10 записывается "1". Аналогично производится запись в следующую основную ячейку, имеющую отказавшие разряды; только соответствующие отказавшим разрядам ячейки, разряды регистра 9 заносятся в следующие свободные разряды регистра 12 (с пропуском разрядов, соответствующих отказавшим разрядам резервной ячейки). После того, как все разряды регистра 12 используются, счетчик 17 выдает сигнал заполнения в блок 8 управления, В этот момент в регистре 3 находится адрес той основной ячейки, при определении отказавших разрядов которой происходит заполнение счетчика 17. По сигналу от блока 850 управления этот адрес подается на блок 19 свертки по модулю два, где формируется значение следующего контрольного разряда. Это значение заносится во второи контрольный разряд реъ5 гистра 12. Таким образом, в двух контрольных разрядах регистра 12 записываются результаты свертки по модулю два адресов первой и последней основных ячеек, имеющих отказавшие разряды, истинные значения которых хранятся в одной резервной ячейке, Затем ад" рес резервной ячейки из регистра адреса 5 через элементы ИЛИ 2 поступает на вход накопителя 1, а содержимое регистра 12 через элементы ИЛИ 13 заносится в резервную ячейку. После этого по сигналу из блока 8 управления в счетчике 6 формируется адрес следующей резервной ячейкиЧтение информации производится сле" дующим образом.В регистр адреса 3 подается адрес первой основной ячейки считываемого массива данных, а в счетчике 6 формируется адрес первой резервной ячейки массива. Счетчик 17 при этом находится в нулевом состоянии, По сигналу из блока 8 управления производится передача содержимого счетчика 6 через регистр 5 и элементыИЛИ 2 на вход накопителя 1, По этому адресу из резервной ячейки считывается слово в регистры 10 и 12. Если в маркерном разряде резервной ячейки код "1", то осуществляется запись-чтение обратного кодаслова в регистр 11. Содержимое регистров 10 и 11 подается в блок 14 контроля. По сигналам от блока 14 контро 18, соответствующие отказавшим разрядам данной резервной ячейки, а в счетчик 17 записывается количество этихразрядов. Если же в маркерном разряде резервной ячейки код "0", то запись- чтение обратного кода не производится, а счетчик 17 и разряды регистра 18 остаются в нулевом состоянии.Затем из регистра 3, в накопитель постугает адрес первой основной ячейки считываемого массива данных и про" изводится считывание слова из накопителя в регистры 9 и 10. Если в маркерГном разряде основной ячейки код "0", следовательно в ней нет отказавших разрядов и слово из регистра 9 поступает на выход. Если же в маркерном разряде основной ячейки код "1", то производится запись-чтение обратного кода слова в регистр 11. Содержимое регистров 1 О и 11 подается в блок 14 контроля, По сигналу блока 14 контроля блок 8 управления формирует управляющие сигналы, которые поступают в регистр 3, регистр 12, блок 19 свертки по модулю два и схему 20 сравнения. В этот момент на регистре 3 находится7 96 31адрес той основной ячейки, котораяпервой использует для подмены своихотказавших разрядов, разряды резервной ячейки, находящиеся в регистре 12.По этим сигналам указанный адрес сворачивается по модулю два блоком 19,и результат свертки подается на одинвход схемы 20 сравнения. На другойвход схемы 20 по сигналу блока 8 управления поступает первый контрольный 10разряд из регистра 12, формируемый наэтапе записи и хранящийся в даннойрезервной ячейке. Если сравнения непроисходит, то в общем случае это означает, что з основных ячейках, имеющих отказавшие разряды, или в резервных ячейках, на которых чтение производится раньше, до обращения к даннойосновной ячейке, после записи массиваданных в накопитель возникают отказы, 20и порядок подмены отказавших разрядовосновных ячеек нарушается. Схема 20сравнения выдает сигнал ошибки, который поступает в процессор (не показан,и производится перезапись всего массива данных,При совпадении входных сигналовсигнал на выходе схемы 20 отсутствует.При этом па сигналам Длока 11 контроля, регистра 18 и счетчика 17 через з 0коммутатор 16 младшие разряды регистра 12 передаются в регистр 9, причемразряды регистра 12, соответствующиеразрядам регистра 18, находящимся вединичном состоянии, пропускаются. От 35казавшие разряды основной ячейки, таким образом, подменяются разрядами ре.зервной ячейФ. Затем сформированноеслово из регистра 9 поступает на выход, В счетчик 17 записывается код,соответствующий количеству использованных разрядов регистра 12. Аналогичный процесс продолжается до использования всех разрядов регистра 12, начто указывает соответствующее состояние счетчика 17 разрядов. Сигнал сосчетчика 17 поступает на блок 8 управления, который выдает управляющие сигналы на регисто 3, регистр 12, блок19 и схему 20 сравнения. В это время50на регистре 3 находится адрес той основной ячейки, при подмене неисправных разрядов которой полностью задействуются разряды регистра 12 и происходит заполнение счетчика 17.Адрес основной ячейки из регистра553 поступает в блок 19 свертки по мо"дулю два, а затем на один из входов схемы 20 сравнения. На другой вход схемы 20 сравнения поступает второй контрольный разряд из регистра 12. Если сравнение происходит, то сигнал на выходе схемы 20 отсутствует, счетчик 6 адреса по сигналам блока 8 управления формирует адрес следующей резервной ячейки, содержимое резервной ячейки считывается на регистр 12, и аналогично продолжается процесс считывания массива данных с подменой отказавших разрядов.Если же сравнения не происходят, навыходе схемы 20 сравнения появляется сигнал, который выдается в процессор и используется для перезаписи всего массива данных,Преимущество предлагаемого устройства заключается в том, что при считывании данных в течение времени использования разрядов одной резервной ячейки для подмены отказавших разрядов основных ячеек, дважды контролируется правильность подмены отказавших разрядов и путем перезаписи исключается влияние отказов в разрядах основных и резервных ячеек, возникающих после записи данных в накопитель. Это повышает надежность устройства.Формула изобретенияЗапоминающее устройство с самоконтролем по авт. св. И 883975, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены схема сравнения и блок свертки по модулю два, первый вход которого соединен с выходом первого регистра адреса, а выходы поключены к одним из входов четвертого регистра числа и первому входу схемы сравнения, второй вход которой соединен с одними из выходов четвертого регистра числа, второй вход блока свертки по модулю два й третий вход схемы сравнения подключены к одному из выходов блока управления, один из входов которого соединен с выходом блока контроля, выход схемы сравнения является одним из управляющих выходов устройстваИсточники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР У 883975, кл. С 11 С 29/00, 1979 (прототип),963109 оставитель В. Рудаковехред Е.Харитончик Коррект Рош Редактор 6. Сере Заказ З 2 лиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Тираж 622 НИИПИ Государственного по. делам изобретений 3035, Москва, Ж, Ра