Запоминающее устройство с самоконтролем

ОПИС.АНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СеветскииСоциалиетическиаРеспублик н 959168(23) Приоритет С 11 С 29/00 Государственный комитет ССС Р по делам изобретений и открытий(54) ЗАПОИ САИОКОНТРОЛ мз ого имн- ер ройстваонтроля. ного у чность Изобретение относится к автоматке и вычислительной технике, в час ности к запоминающим устройствам (ЗУ) .Известно ЗУ с контролем правильности работы дешнфратора н адресных цепей методом шифрации выбранных адресных шиН в код адреса, либо сверткой кода адреса и последующим сравнением, либо с кодом адреса, либо с внешней контрольной сверткой кода адреса по некоторому модулю Ц.Недостатками данного устройства являются. большая, избыточность и малое быстродействие, являющиеся след" . ствием слЬжности шифратора.Наиболее близким по технической сущности к изобретению является запоминающая система, использующая устройства с неисправными ячейками, содержащая основную память, дешифраторы адреса, постоянную память, дополнительную память. При наличии неисправных адресных шин в ословног памяти производится обращение к дополнительной памяти, либо к резервным адресным шинам основной памяти С 2Недостатком дан ст является низкая то к Цель изобретения в . повышение точности контроля.Поставленная цель достигаетсятем, что в запоминающее устройствос самоконтролем, содержащее матричный накопитель, одни входы которого.подключены к выходам дешифраторастрок, а другие входы - к выходамдешифратора столбцов, группы програмируемых элементов памяти, входыкоторых подключены к соответствующим выходам матричного накопителя,дополнительно ввЕдены схема сравнения и дискриминаторы, вход каждо"го из которых подключен к выходампрограммируемых элементов памятисоответствующих групп, выходы дискриминаторов подключены к одним ивходов схемы сравнения, выходы идругие входы схемы сравнения являются соответственно выходами и входами устройства.На фиг.1 приведен пример реализации предлагаемого ЗУ с самоконт ролем, имеющим матрицу из 64 одноразрядных двоичных слов; на фиг.2пример выполнения программируемэлемента памяти со своим дискрнатором уровня; на фиг.3 - прим 30 выполнения схемы сравнения.959168 Ток в общей шине под- группы Г 0 Пбстоянный Постоянный Устройство содержит программируемые элемнты памяти 1 первой группы, нечетной подгруппы, программируемыеэлементы памяти 2 первой группы четной подгруппы, программируемые элементы памяти 3 второй группы нечет 1ной подгруппы, программируемые элементы памяти 4 второй группы четнойподгруппы, запоминающие элементы 5Рматричный накопитель 6, программируемые элементы памяти со своими дискриминаторами 7-10, дешифратор строк11, дешифратор столбцов 12, схемусравнения 13, дискриминатор (Ду) 14,выходы 15 и 16 дискриминатора первойгруппы четной подгруппы, выходы 17 15и 18 дискриминатора первой группычетной подгруппы, выходы 19,и 20дискриминатора второй группы нечетной подгруппы, выходы 21 и 22 дискриминатора второй группы четной 20подгруппы, шину 23 внешней сверткипо модулю два полного кода адреса,выходы 24-26 (сигнал ошибка адресации - СОЛ) схемы сравнения, адресные шины 27-42, шины кода адреса 4348, пороговые усилитель 49 и 50, точ.ку 51 на шине, соединяющую резистори диод, двухвходовые, элементы И 5263, элементы НЕ 64-69, семивходовойэлемент ИЛИ 70, элементы ИЛИ-НЕ 7172, элементы ИЛИ-НЕ 73-74,30Устройство работает при выполненииследующих условий.После изготовления устройства производится его контроль и диагностикас целью обнаружения и локализациивсех неисправностей.При обнаружении дефектов, приводящих к неправильной дешифрации некоторых адресных шин, мехзамыканияхпроизводится программирование програм 40мируемых элементов памяти, соединенных с этими адресными шинами,Запоминающие элементы выбираются с помощью двух адресных шин (стро.ки и столбца), с которыми соединены 45соответственно программируемые элементы памяти первой и второй группы.При. обнаружении хотя бы одного дефектного запоминающего элемента производится программирование одного из .50этих двух программируемых элементовпамяти.Потенциал на выбранной адреснойшине строки, .столбца при обращенииповышается до определенной постоянной величины, одинаковой для любойадресной шины строки, либо столбца,а невыбранные адресные шины строк истолбцов имеют нулевой потенциал.Программируемые элементы памятиустройства могут быть любого типа, 60лишь бы внутренние сопротивления непрограммированных элементов были примерно равны постоянной величине, авнутреннее сопротивление запрограммированного - во много раз больше 65 внутреннего сопротивления незапрограммированного. Например, он может состоять из последовательно соединенных резистора, диода и плавной перемычки.Ду 14 в подгруппах может быть любого типа. Основным требованием к его параметрам является надежное определение двух уровней тока. Например, он может быть выполнен .(Фиг.21 на двух пороговых усилителях, входы которых соединены параллельно и подключены к резистору.Каждый программируемый элемент памяти состоит из последовательно соединенных резистора В, диода Д и плавной перемычки П. Программирование элемента в подгруппах мОжет осуществляться различным образом, например подачей программирующего потенциала с внешнего источника питания на общую шину подгруппы и в точку 51 на шине, соединяющей резистор и диод, в результате чего плавная перемычка П пережигается повышенным током.Рассмотрим выходные сигналы на идентичных выходах ДУ 14 всех подгрупп в следующих случаях работы устройства.Отсутствие обращения и дефектов в устройстве. Потенциал всех адресных шин равен нулю, поэтому на входе соответствующего дискриминатора не будет течь ток.При правильной работе тракта дешифрации выбирается одна адресная шина строки и в общей шине выбранной подгруппы в первой и второй группепотечет ток примерно равный 1,)оот .Вследствие сбоя или постоянйой неисправности выбираются две и более адресных шин строки, столбца, относящихся к одной подгруппе. В этом случае по общей шине подгруппы течет ток 1)1 по , так как на двух или более адресных шинах строк, либо столбцов, потенциал повышается до определенной постоянной величины, одинаковой для всех выбранных адресных шин, строк, либо столбцов.Дискриминатор подгруппы реагирует на отсутствие тока, наличие тока 1 п , наличие тока Х)хвост впостобщей шине выбранной подгруппы (табл,1). Т а б л и ц а 1 Выходы дискриминаторовподгрупп 15,17,1921 16,18,20,22959168 Таблица 2 Адресация гналы на выходах дискримитора подгруппы нутення СКА Нечетные ошибки руппы групп сть 5 17о Выел- СОАняя 26СКА ВнешняяСКА О б 0 П р и м е ч а н и е. 1. Значение внутренней СКА равно 1, еслединиц в полном коде адреса запоминающего элемента, к которомупроизошло обращение, нечетное.2. Значение внешней СКА равно 1, если число единицкадреса запоминающего элемента, к которому производится иеное.3. Значение СОА равно 1, если имела место нечетная ошкоде адреса, поданном на устройство.4. СОА 26 вырабатывается в двух случаях и их комбинациях, не предусмотренных табл.2:а) если выбираются две и более адресных шин, относящигруппе, то (табл.1) на выходах дискриминатора подгруппыформируется СОА 26 схем сравнения 13;б) если выбираются две или более адресных шин вной группы, то по одновременному появлению сигналовнаторов подгрупп, относящихся к одной группе схемыруется СОА 26.5. Выход 24 схемы сравнения 13 служит для индикации неисправнресных шин строкСигнал на этом выходе равен 1 ф, если на выхдискриминаторов нечетной 7 и четной 8 подгрупп первой группы имесигналы "00 ф.б. Выход 25 схемы сравнения 13 служит для индикациадресных шин столбцов, сигнал на этом выходе равенходах дискриминаторов нечетной 9 и четной 10 подгруппимеются сигналы 00. и числофактичес в полном обращен оде е нечетибка в полном еся к одной подпо сигналу 11 разных подгруппах од на выходах дискрими сравнения 13, форми ости адодах ются и неисправности1, если на вывторой группы гнал ошибки адреса- ,снимаемый с выхода схемы сравнения 13.ачение сигнала, рмируемого схемой авнения 13, либо ачение сигналавыходе дискринатора соответстующей группы.13 работает в соенным алгоритмом..2 приняты следующие обозя СКА - внутренняя сверткапо модулю два запоминающего элемента, к которому производится обращение.внешняя свертка по модулю два для запоминающего элемента, к которому производится обращение. 65 В та начения Внутрен ции26знфоср з КА неш в Схема сравнения ветствии с привеПо сигналам с идентичных выходов" 15, 17, 19, 21 ДУ 14 подгрупп формируются сигналы о четности выбранной строки, столбца.Полученная внутренняя свертка по модулю два сравнивается с внешней сверткой по модулю, подаваемой на соответствующий вход схемы сравнения 13 по шине 23. По результатамсравнения формируется СОА 26, который используется при включении устройства в какую-то систему. Принципы формирователя внутреннейсвертки по модулю два показаны втабл.2.959168 С выхода двухвходового элемента ИЛИ НЕ 71 сформированный СОА подается на один из входов семивходового элемента ИЛИ 70. По условиям примечания 4 а, формирование СОА 26 осущест" вляется с помощью. двухвходовых элементов И 54-57 для четных и нечетных подгрупп первой и второй групп про-" граммируемых элементов памяти, СОА 26 с выходов двухвходовых элементов И 54-57 подается на входы семивходового элемента ИЛИ 70.По условиям примечания 4 б формирование СОА 26 осуществляется с по" мощью двухвходовых элементов И 52 1 и 53. Сигналы, сформированные с помощью этих элементов, подаются на входы семйвходового элемента ИЛИ 70.По условиям примечания 5 сигнал индикации постоянной неисправности адресной шины строки на выходе 24 схемы сравнения 13 формируется двухвходовым элементом ИЛИ-НЕ 74.По условиям примечания б сигнал индикации постоянной неисправности адресной шины столбца на выходе 25 схемы сравнения 13 формируется двухвходовым элементом ИЛИ-НЕ 73.эКомбинированное использование программируемых элементов памяти для осуществления оперативного контроля правильности дешифрации, исправности адресных шин для форми- рования сигналов для запрещения об ращения к дефектным адресным шинам и их замены повышает точность контроля ЗУ. При этом достигается малая .избыточность по двоичным запоминаю 8щим элементам и постоянное число дополнительных логических схем дискри" минаторов, не зависящЕе,от информационного объема устройства. Это делает предложенное устройство более простым по сравнению с известным. Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее матричный на 10 копитель, одни входы которого под-.ключены к выходам дешнфратора строк,а другие входы - к выкодам дешифрато.ра столбцов, группы программируемыхэлементов памяти, входы которых15 подключены к соответствующим выходам матричного нахопителя, о т л ич а ю щ е е с я тем, что, с цельюповышения точности контроля устройства, оно содержит. схрму сравненияи дискриминаторы, вход каждого изкоторых подключен к выходам программируемых элементов памяти соответствующих групп, выходы дискриминаторов подключейы к одним из входовсхемы сравнения, выходы и другие входы схемы сравнения являются соответственно выходами и входами устройства.Источники информации,принятые во внимание рри экспертизе1. Самофалов К.Г. и др. Структурно-логические методы повышениянадежности запоминающих устройств.И., 1976, с. 65-68,2, Патент США Р 3422402,кл. С 11 В 13/00, опублик. 1965/5 Ужгород, ул, Проектная, 4 % Патентфф илиа 70570 ВНИИПИ Го по дел 113035, КТираж 622 Подарственного комитета СССРизобретений и открытийква, Ж, Раушская наб., д.