Запоминающее устройство с обнаружением и исправлением ошибок

О П ИС А Н И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик р 11 970475(22) Заявлено 04.12.80 (21) 3253836/18-24с присоединением заявки Йо -(23) Приоритет -Опубликовано 3010.82. Бюллетень Йо 40Дата опубликования описания 301082 И) М,Кп,С 11 С 29/00 Государственный комитет СССР о делам изобретений и открытий(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ ОШИБОК Изобретение относится к запоминающим устроиствам.Известно запоминающее устройство,содержащее главную память, блок контроля данных и дополнительную память,где неисправные ячейки главной памяти обнаруживаются блоком контроляданных, который присваивает им адреса замещения в дополнительной памяти,причем обращение по этим адресампроисходит каждый раз при обращениик соответствующим ячейкам главнойпамяти, а использование данных навыходе главной и дополнительной памяти определяет вентильная схема взависимости от адресного обращенияк работающей или неисправной ячейкеглавной памяти1 1,Недостатком этого устройства является низкая надежность, вследствие одновременного обращения к главной и дополнительной памяти при отказе ячейки главной памяти и отсутствия контроля и защиты данных, запомненных в дополнительной памяти, а так-. же увеличение затрат машинного времени вследствие одновременного обращения к главной и дополнительной памяти. Наиболее близким к изобретениюявляется запоминающее устройство сконтролем данных, содержащее блокуправления, арифметический блок,блок обнаружения и коррекции ошибок,первый, второй и третий регистры,причем вход блока обнаружения и коррекции ошибок соединен со входомустройства, первый выход - с первымвходом третьего регистра, второй выход - со входом блока управления ипервым входом арифметического блока,второй вход которого подключен к первому выходу блока управления, третийвход: - к выходу третьего регистра,первый выход - ко входу первого ре-,гистра, выход которого соединен спервым выходом устройства2.Недостатками этого устройстваявляются низкая его надежность в связи с необходимостью проведения коррекции одной и той же ошибки прикаждом обращении по адресу, содержащему ошибку, и кроме того, увеличенные затраты машинного времени,Цель изобретения - повышение надежности запоминающего устройства.Поставленная цель достигаетсятем, что в запоминающее устройствос обнаружением и исправлением ошибок;содержащее регистр адреса, накопитель, выходной регистр, блок обнаружения ошибок, буферные регистры и арифметический блок, причем выходы регистра адреса подключены к одним из входов накопителя, информационные выходы которого подключены ко входамвыходного регистра, первый выход которого сое,цинен с первым входам блока обнаружения ошибок, одни из входов арифметического блока подключены соответственно ко второму выходу выходного регистра и выхорам буферных регистров, первые вхоры которых соединены с первым выходом блока обнаружения ошибок, один из выходов арифметического блока соединен со вторым входом первого буферного регистра, введены селектор, счетчик ошибок, счетчик циклов, блок местного управления, формирователь сигналов блокировки и формирователь сигналав записи, причем первый вход селектора соединен со вторым выходомблока обнаружения ошибок, второй вход которого подключен к одному из выходов счтчика ошибок, другие выходы которого соединены со вторыми входами второго и третьего буферных регистров, входы регистра адреса подключены к первым выходам селектора, блока местного управления и Формирователя сигналов ьАокировки,второй и третий выходы селектора соединены соответственно с первым входом счетчика ошибок и одним из входовблока местного управления, второй вы ход которого соединен с первым входом счетчика циклов, третий выход блока местного управления подключен к другому входу арифметического блока,. другой выход которого соединенсо вторыми входами счетчика циклов,с летчика ошибок и селектора, второйВыход формирователя сигналов блокировки подключен к первому входу фор.мнрователя сигналов записи, второйВход которого соединен с выходомпервого буферного регистра, а выходподключен к другому входу накопителя, выходы второго и третьего буферных регистров и счетчика циклов соецинены соответственно со входамиформирователя сигналов блокировкии другими Входами блока местного управления,Блок местного управления содерит элемент И, первый Формировательадресных сигналов и последовательносоединенные второй формирователь адресных сигналов, счетчик адреса,накопитель, регистр микрокоманд идешифратор, причем выходы регистрамикрокоманд соединены со входами второго Формирователя адресных команд, управляющий вход счетчика адреса порключен к выходу элемента И, одни из выходов дешифратора соединены с одними иэ входов формирователей адресных сигналов, другие выходы дешифратора и выходы первого формирователяадресных сигналов являются выходамиблока, входами которого являютсявходы элемента И и первого формирователя адресных сигналов и один извходов счетчика адреса.На фиг.1 изображена структурнаяэлектрическая схема запоминающегоустройства с обнаружением и исправлением ошибок, на фиг.2 - структурная электрическая схема блока местного управления.Устройство (фиг,1) содержит накопитель 1, состоящий из несколькихзон 1-1, 1-2, 1- и (где и - целоечисло), одна из которых резервная,регистр 2 адреса, выходной регистр3, блок 4 обнаружения ошибок, первый5-1, второй 5-2 и третий 5-3 буферные регистры, селектор б, блок 7местного управления, счетчик 8 ошибок, счетчик 9 циклов, арифметическийблок 10, формирователь 11 сигналовблокировки, формирователь 12 сигналов записи,Блок 7 местного управления (фиг.2)содержит первый формирователь 13 адресных сигналов, элемент И 14, второй формирователь 15 адресных сигналов, счетчик адреса 16, накопитель17, регистр 18 микрокоманд и дешифратор 19.Формирователь 13 содержит, в своюочередь, элементы И 20, элементы ИЛИ21 и элементы И 22,Устройство работает следующим образом,Накопитель 1 выполнен в виде нескольких зон 1- 1, 1- 2, 1-и, каждая изкоторыхсодержит определенное числослов и имеет контрольный код, запомненный по фиксированному адресу, апо разрядам контрольных кодов в своюочередь определяется их контрольныйкод и также запоминается по фиксированному адресу,Одна из зон памяти выполнена резервной, емкость резервного поля памяти определяется по интенсивностиотказов элементов памяти и периодамашинного времени между вмешательствами извне (например, замена отказавших элементов при технологическихобслуживаниях) или всего требуемогофонда машинного времени, если вмешательства извне невозможны.При отсутствии ошибки в считанномслове блок 4 обнаружения ошибок невозбуждается, и слово с выходного регистра 3 через арифметический блок10 поступает по назначению программы.При обнаружении ошибки в считанном слове блок 4 запоминает адресошибочного слова в регистре 5-2 ипередает управление селектору б,который принимает решение о к:и кте -ре ошибки - сбой или отказ, например,многократным считыванием.В случае отказа селектор б устанавливает счетчик 8 ошибок в положение"один" и передает управление блоку 7,который осуществляет считывание контрольного кода именно той зоны памяти,где произошел отказ, помещает его врегисто 5-1, устанавливает содержимое счетчика 9 циклов 4, равное числу слов зоны (0), и лоочередно в порядке возрастания (убывания) считывает все слова зоны.Арифметический блок 10 вычитаетсодержимое выходного регистра 3 изсодержгмого регистра 5-1 и результат 15помещает в регистр 5- 1, Перед чтением слова арифметический блок 10сравнивает адрес слова с содержаниемрегистра 5-2 (адрес ошибочного слова)и в случае их совпадения изменяет щоадрес очередного слова на единицув порядке возрастания (убывания) адресов. Таким образом, обращение поадресу ошибочного слова не происходит. Содержимсе советчика 9 циклов 25изменяется в порядке убывания (возрастания) и при считывании всех словв зоне и их вычитании из контрольногокода в регистре 5-1 находится правильное значение ранее ошибочногосчитанного слова, т.е. восстановленное слово. При этом по содержимомусчетчика 9 циклов управление передается формирователю 11, который черезформирователь 12 разрешает запись содержимого регистра 5-1 (восстановленного слона) в резервной зоне памяти, присваивает ему адрес отказавшего слова, блокирует дальнейшее обращение по отказавшему адресу в зоне памяти и передает управление приостановленной программы.В случае обнаружения ошибок присчитывании одного иэ контрольных кодов, селектор 6 точно также определяет характер ошибки - сбой или отказ, 45и в случае отказа устанавливает счетчик 8 ошибок в состояние "два"ошибка в контрольном коде, адресошибочного контрольного кода приэтом запоминается в регистре 5-3, и 5 Опередает управление блоку 7, Последний организует точйо такой же процесс, с отличительной разницей считывания контрольного кода контроль-.ных кодов и устанавливает счетчик 9циклов равным числу контрольных кодов. После восстановления контрольного кода счетчик 8 ошибок устанавливается в состояние "один", счетчик9 циклов равным числу слов в зоне (0), и выполняется процесс восстановленияслова.Технико-экономическое преимущество предлагаемого устройства состоит в том, что оно способно исправлять столько обнаруженных ои:ибечных слов, 65 сколько их можно запомнить в резервной зоне памяти. формула изобретения1, Запоминающее устройство с обнаружением и исправлением ошибок, содержащее регистр адреса, накопи- гель, выходной регистр, блок обнаружения о:.ибок, буферные регистры и арифметический блок, причем выходы регистра адреса подключены к одним иэ входов накопителя, информационные выходы которого подключены к входам выходного регистра, первый выход которого соединен с первым входом блока обнаружения ошибок, одни из входов арифметического блока подключены соответственно к второму выходу выходного регистра и выходам буферных регистров, первые входы которых соединены с первым выходом блока обнаружения ошибок, один иэ выходов арифметического блока соединен с вторым входом первого буферного регистра, отличающееся тем, что, с целью повышения надежности, в него введены селектор, счетчик ошибок, счетчик циклов, блок местного управления, Формирователь сигналов блокировки и формирователь сигналов записи, причем первый вход селектора соединен с вторыми выходом блока обнаружения ошибок, второй вход которого подключен к одному из выходов счетчика ошибок, другие выходы которого соединены с вторыми входами второго и третьего буферных регистров, входы регистра адреса подключены к первым выходам селектора, блока местного управления и формирователя сигналов блокировки, второй и третий выходы селектора соединены соответственно с первым входом счетчика ошибок и одним из входов блока мест- ного управления, второй выход которого соединен с первым входом счетчика циклов, третий выход блока местного управления подключен к другому входу арифметического блока, другой выход которого соединен с вторыми входами счетчика циклов, счетчика ошибок и селектора, второй выход формирователя сигналов блокировки подключен к первому входу формирова.-, теля сигналов записи, второй вход которого соединен с выходом первого буферного регистра, а выход подключен к другому входу накопителя, выходы второго и третьего буферных регистров и счетчика циклов соединены соответственно с входами формир вателя сигналов блокировки и другими входами блока местного управления.2, Устройство по п,1, о т л и ч а ю щ е е с я тем, что блок местного управления содержит элемент И, первый формирователь адресных сигна 970475лов и последовательно соединенные второй Формирователь адресных сигналов, счетчик адреса, накопитель, регистр микрокоманд и дешиФратор, причем выходы регистра микрокоманд соединены с входами второго формирователя адресных команд, управляющий вход счетчика адреса подключен к выоду элемента И, одни из выходов дешифратора соединены с одними извходов формирователей адресных сигналов, 10 другие выходы дешифратора и выходы первого формирователя адресных сигналов являются выходами блока, входамикоторого являются входы элемента И ипервого формирователя адресных сигналов и один иэ входов счетчика адреса.Источники информации,принятые во гнимание при экспертизе1. Патент ВеликобританииР 1 491702, кл. 6 4 А, опублик. 1977.2, Авторское свидетельство СССРМ 769641, кл. О 11 С 29/00, 19791 прототип),839 Филиал ППП. "Патент", г.ужГород, ул.Проектная, 4 5 Тираж бНИИПИ Государстпо делам иэобр33035 Москва Подписноемитета СССРткрытийская наб., д.4/5 22венного кетенийи