Запоминающее устройство с самоконтролем

адресный блок, входной и выходной регистры, схемы сравнения и элементы И, причем одни входы накопителя подключены к выходам адресного блока, другие - к выходам входного регистра, а выходы накопителя соединены со входами выходного регистра,1-е по модулю с выходы входного и выходного регистров соединены со входами 1-й схемы сравнения (гдеО, 1 с, а- число смежных дефектных О запоминающих элементов в ячейке памяти накопителя), выход которой подключен к 1-м по модулюсчетным входам входного регистра, а 1-й выход выходного регистра соединен с одним из входов 1-ого элемента И, другой вход которого является управляющим, а выход подключен к -м по модулю с счетным входам выходного регистра (гдеО, 1, , й).На чертеже изображена Функциональная схема запоминающего устройства.устройство содержит накопитель 1, адресный блок 2, входной регистр 3, выходной регистр 4, схему 5 сравнения элементы И,б.25 Запись информации происходит следующим образом.Двоичное кодовое слово х=(х, х ); Х=0,1; 1 б Ф и длины и, йервые ЗОкомпонент которого равны нулю, а остальные 1=и-й являются информационными, записывается во входной регистр 3, через вход 7 последнего. Из входного регистра 3 слово переписывается в накопитель 1 по заданному адресу, поступающему на вход 8, После этого осуществляется контрольное считывание слова из накопителя 1 н вы-, ходной регистр 4. Слово х =(х,х)4 О1х =0,1, поступающее в выходной регистр 4, может отличаться от исходного слова из-за сбоев и отказов. После контрольного считывания н ныходной регистр 4 в 1-й схеме 5,сравнения (1=1с) происходит поразрядное сравнение символов х. и х. для всех1,+,1 +2 й, Если хотя бы для одной такой пары символов х(Фх, то все компоненты кодового слова х с номерами .1=1 1 +й, 1+2 й, иннертируются путем посылки единицы с выхода 1-й схемы 5 сравнения на соответствующие счетные входы входного регистра 3. Если х=х( для всех 1=1 1+с 1 л 2 й то эта группа компонент слова х с номерами 1=1 1 +1-Н +2 с не инвертируется. Эта операция ныполняется параллельно всеми 1 схе" мами 5 сраннения, После ее завершения новое кодовое слово у=(у,ун ) 60 у =0,1, сформированное во входном регистре 4, переписывается н накопитель 1 по тому же адресу. Заметим, что при наличии не более с смежных постоянных дефектов в и-разрядной ,65 ячейке памяти накопителя и отсутствии случайных сбоев при записи и считывании кодовое слово у будет хранить ся н ЗУ без ошибок.При считывании слово у из ячейки накопителя 1 с заданным адресом,накобычно, считывается в выходной регистр 4, после чего. по первымсимволам слова у осуществляется .восстановление исходного слова. Для этого -й контрольный символ у д 1; 1) через элемент И б подается на счетные входы выходного регистра 4 с номерами ),,3 2 й; Если у = 1, а это имеет место только в тех случаях, когда при записи символы х слова х с номерами ,2, были инвертиронаны, то символы считанного из накопителя слова у с номерами ), 3+с 3 +2 с, повторно инвертируются.Таким образом, после выполнения указанных выше инверсий для всех )=2 в выходном регистре 4 оказывается исходное слово х, последние К символов которого являются ин.- Формационными и направляются на выходы 9 зустройства.Предлагаемое запоминающее устройство отличается повышенной нндежностью, так как в нем осуществляется предварительный контроль числа ошибок, возникающих из-за отказов и сбоев в ячейках памяти запоминающего устройства.Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее накопитель, адресный блок, входной и выходной регистры, схемы сравнения и элементыи, причем одни входы накопителя подключены к выходам адресного блока,другие - к выходам входного регистра,а выходы накопителя соединены свходами выходного регистра, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности устройства, внем-е по модулю 1 выходы входногои выходного регистров соединены свходами -й схемы .сравнения (где0, 1, , с, а 1- число смежныхдефектных запоминающих элементов нячейке памяти накопителя), выход которой подключен к 1-м по модулю 1счетным входам входного регистра, а1-выход выходного регистра соединенс одним из входов-го элемента И,другой вход которого является управляющим, а выход подключен к 1-м помодулю Ф счетным входам выходногорегистра где 5 =О, 1, , Ф, -1Источники информации,принятые во внимание при экспертизе1. "Электроника", 9 2, 1980, с.3843,2. Патент США Р 3768071,кл. 340-146.1, опублик. 1973 (прототип).е с илиал ППП "Патент", г.ужгород, ул.Проектная, 4 з 8398/65 Тираж 622 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Рауш