Устройство для контроля параметров ферритовых сердечников запоминающей матрицы

ОП ИСАНИЕИЗОБЕИтеНИЯК АВТОУСКОМУ СВИДЕТЕЛЬСТВУ п 963110 Соез СоватскикСоциапистичесиикРеспублик(51)М. Кл,6 11 С 29/00 РВудаРствюпы 11 квнктвт ьСьР по аелаи вэобретеннк н вткуыткй(Бает) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТРОВФЕРРИТОВЫХ СЕРДЕЧНИКОВ ЗАПОМИНАЮЩЕЙ МАТРИЦЫ 1Изобретение относится к вычислительной технике, в частности к технологическому оборудованию для контроля ферритовых сердечников запоминающих матриц.Известны устройства для контроля параметров ферритовых сердечников за-. поминающей матрицы 11 и 21.Одно из известных устройств для контроля параметров ферритовых сердеч-, ников запоминающих матриц содержит усилитель, дискриминатор, выход которого подключен ко входу триггера, а один из входов через блок обратной связи - к выходу триггера, эталоннный, ферритовый сердечник, прошитый обмот" кой считывания, один конец которой соединен со входом устройства, гене" раторы, смеситель, счетчики по числу ,контролируемых параметров ферритового 2 о сердечника матрицы, элемент И и пере" ключатель, входы которого соединены соответственно с другим концом обмот" ки считывания и выходом одного из ге" 2нераторов, а выход - со входом усилителя, входы смесителя подключены соответственно к выходам усилителя идругого генератора, а выход - к другому входу дискриминатора, входы счетчиков соединены с выходом дискримина(Фтора, а выходы через элемент И " свыходом устройства,В этом устройстве, осуществляющемконтроль методом сравнения с эталоном,применяется многократное повторениеконтроля каждого сердечника с аппаратурным принятием решения о его негодности, если он не удовлетворит усло"вию контроля более, чем в 253 цикловизмерения.Недостатками устройства являютсяотносительно большая вероятность ошиб-ки вида "ложная тревога", отсутствиеаппаратурных средств документированиярезультатов контроля и снижение скорости контроля и повышение его энергоемкости из-за многократного повто-.рения циклов измерения.3 963110 4Наличие отмеченных недостатков сви- коммутатора соединен с вторым выходом детельствует о том, что известное уст" блока синхронизации, второй вход - с ройство не решает задачи существенно- выходом счетчика циклов, третий входго повышения эффективности контроля в с выходом управляющего триггера и с отношении показателей оперативности 5 первыми входами первого коммутатора контроля и его достоверности, и третьего формирователя, а выход - сНаиболее близким к предлагаемому входом блока синхронизации, второй является устройство для контроля па- вход третьего формирователя соединен раметров ферритовых сердечников, со- с первым выходом блока синхронизации, держащее блок синхронизации, первый 0 а выход - с первым входом сумматора- выход которого соединен со входами вычитателя, второй вход которого подпервого формирователя и счетчика цик- ключен к выходу блока считывания, трелов, с первыми входами блока считыва- тий вход - к первому выходу блока синния, блока сравнения, второго форми- хронизации, а выход - к третьему вхорователя и выходного регистра, второй 5 ду блока сравнения, второй выход ковход блока сравнения соединен с выхо- торого соединен с первым входом управдом входного регистра, а первый вы- ляющего триггера, к вторым входам упход - со вторым входом второго Форми- равляющего триггера и первого коммурователя, первый и второй выходы пер- татора подключен первый выход блока вого Формирователя и выход выходногосинхронизации, третий и четвертый вхорегистра являются соответственно пер- ды первого коммутатора соответственно вым, вторым и третьим выходами устрой" подключены к второму входу и выходу ства, а второй вход блока считывания второго формирователя, а выход перво- является входом устройства, го коммутатора соединен с вторым вхоУстройство позволяет вести контроль 5 дом выходного регистра. сердечников матрицы по четырем пара- На чертеже изображена функциональметрам (в раздельных временных кана- ная схема устройства для контроля палах) при двухпроводной или трехпровод- раметров ферритовых сердечников запоной прошивке в автоматическом режиме минающих матриц. с аппаратурным документированием ре-Устройство содержит блок 1 синхроззультатов контроля на бумажной ленте низации, счетчик 2 циклов, первый форс помощью скоростного печатающего уст- мирователь 3, блок 4 считывания, блок ройства. Роль оператора сведена к сме сравнения, входной регистр 6, втоне проверяемых изделий и пуску прог- рой формирователь , выходной регистр раммы 2 1, 8, сумматор-вычислитель 9, третий форОднако исключение оператора из про- мирователь 10, первый коммутатор 11,35граммы контроля лишь частично компен-второй коммутатор 12, управляющий тригсирует потерю скорости контроля из-за гер 13, К устройству подключается матпримененного в устройстве 16-кратного рица 11 на Ферритовых сердечниках, повторения проверки каждого сердечни- блок 15 сопряжения, регистратор 16.4 Ока, что не позволило существенным об- Блок 1 синхронизации предназначен разом повысить эффективность работы для формирования программы работы устустройства, Проблема противоречия меж- ройства и согласования работы всех узду точностью и скоростью контроля ос- лов, Счетчик 2 циклов представляет сотается неразрешенной, тогда как другие бой счетный регистр и предназначен для возможности повышения эффективности45формирования сигнала об окончании законтроля в устройстве практически ис- данного количества циклов проверки одчерпаны. ного Ферритового сердечника, ПервыйТаким образом, данное устройство формирователь 3 содержит счетчики адтакже не обеспечивает высокой эффек- ресов по двум координатам, дешифратотивности контроля в отношении показа ф ры адресов, коммутаторы и формироватетеля быстродействия. ли координатных токов. Он предназаченЦель изобретения - повышение быст- для подачи токов испытательной прородействия устройства. граммы на координатные шины выбранноПоставленная цель достигается тем, го ферритового. сердечника, что устройство содержит управляющий 55 Блок 1 считывания имеет в своем сотриггер, первый и второй коммутаторы, ставе коммутатор обмоток считывания, сумматор-вычитатель и третий Формиро- усилитель считывания и преобразоватеватель, при этом первый вход второго ли амплитуды, Предназначен для прие96315ма считанного сигнала либо с разрядного провода, либо с обмотки считывания, усиления и преобразования его амплитуды в унитарный код. Блок 5 сравненияпреднаэначен для сравнения амплитуды 5считанного сигнала и коэффициента разрушения единицы с заданными пороговымизначениями, Входной регистр 6 представляет собой тумблерные регистрыдпя набора заданных порогов в цифровом коде. Второй Формирователь 7 представляет собой 4 счетчика (по числупроверяемых. параметров) с входной ивыходной логикой и предназначен для, выработки сигналов годности сердечников по проверяемому параметру при выполнении условия контроля в восьми иболее циклах из 16-ти.Выходной регистр 8 предназначендля приема информации о результатах 20контроля непосредственно от блокасравнения или от второго формирователя 7.Сумматор-вычитатель 9 представляет собой логические схемы, выполняющие операции сложения и вычитания,надунитарными кодами. Он предназначендля коррекции кода амплитуды считанного сигнала на величину необходимогов ускоренном режиме завышения требовалний к параметрам сердечников, Третийформирователь 10 формирует импульс напряжения заданной длительности, с преобразованием длительности в унитарныйкод. Первый коммутатор 11 и второйкоммутатор 12 представляют собой вентильные схемы на 2 входа и 1 выход ипредназначены для коммутации соответствующих цепей передачи сигналов,Управляющий триггер 13 предназначен для задания одного из двух вариантов программы проверки сокращеннойили полной,В отличие от известных устройств,реализующих жесткую программу контро-ля с неизменным количеством цикловповторения проверки, в предлагаемомустройстве осуществлен более гибкийалгоритм, при котором количество циклов проверки одного ферритового сердечника определяется результатом предварительной сокращенной проверки. Приэтом, с целью компенсации возможногороста количества ошибок вида "пропуск.брака", сокращенная проверка ведется55при завышенных требованиях к проверяемым параметрам Ферритовых сердечников, Коммутация кратности проверки,выбор способа принятия решения о год 10 6ности и коррекция порогов контролявыполняются автоматически и оперативно в рамках единой программы контроля.Устройство работает следующим образом.Перед началом работы значения порогов контроля по проверяемым параметрам устанавливаются оператором в соответствии с ТУ на проверяемое изделие путем набора на тумблерных регистрах значений порогов контроля во входном регистре 6,Величина коррекции порогов такжевыбирается и устанавливается заранее,заданием длительности корректирующего импульса третьим формирователем 10.Перед запуском программы операторпроизводит начальную установку всехблоков устройства. При этом управляющий триггер 13 устанавливается в состояние, при котором второй коммутатор 12 открывает цепь подачи в блок1 синхронизации в качестве сигналаокончания проверки одного ферритового сердечника сигнал об окончании3-го цикла проверки с выходной логики счетчика 2 циклов проверки 2.Тем же состоянием триггера 13 напервом входе третьего формирователя10 устанавливается сигнал, разрешающий подачу кода коррекции на вход сумматора-вычислителя 9, а на первом входе первого коммутатора 11 устанавливается сигнал, разрешающий подачу навход выходного регистра 8 сигналов выполнения условия контроля непосредственно от блока 5 сравнения. В такомисходном состоянии запускается программа контроля.По сигналам от блока 1 синхронизации первый формирователь 3 выдает последовательность токов испытательнойпрограммы на координатные шины ферритового сердечника 14 матрицы с начальным адресом.Блок 4 считывания принимает индицированный сигнал, усиливает его ипреобразует его амплитуду сначала вовременной интервал, затем - в унитарный код. Унитарный код амплитуды считанного сигнала поступает на второйвход сумматора-вычислителя 9, где вовременных каналах измерения параметров, проверяемых по минимуму, из кодаамплитуды считанного сигнала вычитается код коррекции, а во временныхканалах измерения параметров, проверяемых по максимуму, к коду амплитуды считанного сигнала прибавляется9631код коррекции. В обоих случаях этоэквивалентно завышению требований кпроверяемому параметру.Далее откорректированный код амплитуды считанного сигнала поступает 5на третий вход блока 5 сравнения, гдепроизводится его сравнение с соответствующим порогом контроля, поступающим на второй вход блока 5 сравненияот входного регистра 6, Блок 5 сравнения имеет два выхода, на первом изкоторых формируется сигнал выполненияусловия контроля, на втором - сигналневыполнения.Если на протяжении трех циклов до 15момента поступления сигнала окончанияпроверки одного сердечника на второмвыходе блока 5 сравнения не появляется ни одного сигнала невыполнения условия контроля, то с приходом сигнала 26окончания проверки одного ферритовогосердечника блок 1 синхронизации вырабатывает сигнал прибавления единицык адресу и происходит переход к проверке следующего адреса в том же сокращенном режиме,Так продолжается до тех пор, покана каком-либо адресе не выработаетсясигнал невыполнения условий контроляпо какому-либо параметру, независимо зрот того, на каком из трех циклов повторения это происходит.В этом случае сигнал невыполиенияусловия контроля с выхода блока 5 сравнения поступает на вход управляющеготриггера 13 и переводит его в состояние, противоположное исходному,В результате этого в качестве источника сигнала окончания проверки од"ного ферритового сердечника к блокусинхронизации вторым коммутатором 12подается сигнал окончания 16-го циклаот счетчика 2 циклов вместо 3-го цик"ла, как было до сих пор. Кроме того,изменяющимся сигналом с выхода управляемого триггера 13 запрещается выдача кода коррекции, т. е. на выходетретьего формирователя 10 устанавливается нулевой код, а сигналы с выхода блока 4 считывания проходят черезсумматор-вычитатель 9 на вход блока5 сравнения, и контроль с этого момента произвОдится при номинальных значениях порогов контроля для всех проверяемых параметров. Одновременно сиг налом с выхода управляемого триггераЯ13 переключается первый коммутатор 11,выдавая на второй вход выходного регистра 8 сигналы с выходов второго 10 8Формирователя 7, Кроме того, сигналом от блока 1 синхронизации при переходе управляемого триггера 13 в новое состояние информация, принятая ранее в выходной регистр 8, аннулируется,Таким образом, в устройстве устанавливается режим полной 16-кратной проверки при номинальных требованиях к параметрам сердечников. Этот режим сохраняется до завершения проверки попавшего в него Ферритового сердечника с принятием решения либо о его годности при наличии 8-ми и более сигналов выполнения условия контроля, поступающих на второй вход второго Формирователя 7, либо о его дефектности в противном случае.Обнаружение брака фиксируется в выходном регистре 8 в виде отсутствия признака годности в разряде, соответствующему проверяемому параметру, Это служит сигналом для запуска блоком 15 сопряжения печатающего регистратора 16. В результате на ленте фиксируется порядковый номер, адрес и признак характера брака.По окончании проверки по полному 16-кратному циклу Ферритового сердечника, отобранного в режиме сокрещенной проверки, в случае выявления деФектного ферритового сердечника, сигналом от блока 1 синхронизации управляемый триггер 13 возвращается в исходное состояние, С переходом к следующему адресу возобновляется режим сокращенной проверки, который продолжается до выявления следующего критического ферритового сердечника.В таком порядке проверка продолжается вплоть до последнего ферритового сердечника 14 запоминающей матрицы.Величина завышения требований к параметрам ферритовых сердечников в режиме сокращенной проверки выставляется равной 10-15 Р, где Р - стандартное отклонение нормального распределения разброса измеренных значений от истинного в канале измерения амплитуды сигнала, получаемого по данным эксперимента. При этом полной проверке подвергается не более 1 от общего количества сердечников в матрице, что обеспечивает большой выигрыш в скорости контроля, Вероятность же непопадания дефектного сердечника .в число подробно контролируемых при таком завышении требований становится малой, что обеспечивает достоверность контроля на уровне известного устройства.9 963110 10 формула изобретения Влияние возможности случайного сбояв логических схемах на результаты контроля, как фактор более низкого порядка по сравнению с разбросом в каналеизмерения, сводится к приемлемомууровню троекратным повторением проверки в сокращенном режиме, благодарянизкому значению исходной вероятностисбоя.Предлагаемое изобретение позволило 1 Ов значительной мере преодолеть объективно существующее противоречие междуточностью измерения, а следовательно,достоверностью контроля, и его скоростью в устройствах, подобных известно- Иму, и добиться существенного повышения общей эффективности контроля.Схема устройства допускает варианты в зависимости от выбранной стратегии контроля, от способа представле ония -информации в канале измерения идругих обстоятельств. Это касается,в частности, выбора участка измерительного тракта, на котором производится коррекция требований к параметрам ферритового сердечника, выборасоотношения количества циклов в сокращенной и полной проверке, выбора на"чальных условий режима полной проверки и т, и. 30Так, при аналоговом представленииинформации в канале измерения амплитуды считанного сигнала для осуществления коррекции порогов контроля возможно применение дополнительного дискриминатора с оперативной коммутациейвыходов дискриминаторов по ходу выполнения программы контроля,Устройство для контроля параметров ферритовых сердечников запоминающей матрицы, содержащее блок синхронизации, первый выход которого соединен а с входами первого формирователя и счетчика циклов, с первыми входами блока считывания, блока сравнения, второго формирователя и выходного регистра, второй вход блока сравнениясоединен с выходом входного регистра,а первый выход " с вторым входом второго формирователя, первый и второйвыходы первого формирователя и выходвыходного регистра являются соответственно первым, вторым и третьим выходами устройства, а второй вход блокасчитывания является входом устройства,о т л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, оно содержит управляющий триггер, первый и второй коммутаторы, сумматор-вычитатель и третий формирователь, при этом первый вход второгокоммутатора соединен с вторым выходомблока синхронизации, второй вход - свыходом счетчика циклов, третий входс выходом управляющего триггера и спервыми входами первого коммутатораи третьего Формирователя, а выход -с входом блока синхронизации, второйвход третьего формирователя соединенс первым выходом блока синхронизации,а выход - с первым входом сумматоравычитателя, второй вход которого подключен к выходу блока считывания, третий вход - к первому выходу блока синхронизации, а выход - к третьему входу блока сравнения, второй выход которого соединен с первым входом управляющего триггера, к вторым входам управляющего триггера и первого коммутатора подключен первый выход блока,синхронизации, третий и четвертыйвхОды первого коммутатора соответственно подключены к второму входу ивыходу второго формирователя, а выходпервого коммутатора соединен с вторымвходом выходного регистра,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 633074, кл. О 11 С 29/00, 1978,2. Стенд проверки параметров матриц запоминающих устройств ФерритовыхППМ ЗУФ-БМ 2,760,169.-Отчет МРП, 1975963130 Составитель В. ВакарТехред Ж.Кастелевич Корректо ошк ктор ре каз 7526/ Тираж 622 ПодписноеИИПИ Государственного комитета СССРпо делам изобретений и открытий35, Москва, Ж, Раушская наб д,Филиал ППП "Патент", г. Ужгород, ул, Проектн