Запоминающее устройство с самоконтролем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ СоветскихСоциалистическихРеспублик1964737(61) Дополнительное к авт, свид-ву(22) Заявлено 09. 01, 81 (21) 3260101/18-24с присоединением заявки Мо(51 М. Кп. з П 11 С 29/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 07. 10. 82(54) ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С САМОКОНТРОЛЕМ 1Изобретение относится к запоминающим устройствам и может найти прима нение в цифровых вычислительных машинах, выполненных на функциональных узлах с большой степенью интеграции.Известно запоминающее устройство с самоконтролем, содержащее накопитель с адресными и разрядными цепями, регистр адреса, регистр слова, блок кодирования и схему коррекции 1,Недостатком этого устройства является низкая надежность, обусловленная малой корректирующей способностью применяемых в нем кодов.Наиболее близким к изобретению является запоминающее устройство с обнаружением и исправлением ошибок, содержащее кодер, процессор, декодер. Кодер состоит из множества сумматоров по модулю два, входы которых соединены со всеми разрядами байта, и множества сумматоров по модулю два, входы которых соединены с разрядами слова, согласно принципу образования применяемого кода.Декодер состоит иэ двух вычислителей синдрома из аналогичных мно. - жеств сумматоров по модулю два, вычислителя критериев корректора ошибок 23Недостатками известного устройства.являются низкая обнаруживающаяи кОрректирующая способность, таккак имеется возможность исправлятьошибку только в пределах одного байта и большие затраты оборудованияна реализацию применяемого кода.Указанные обстоятельства снижают надежность устройства.Цель изобретения - повышение надежности запоминающего устройства.Поставленная цель достигается тем,что в запоминающее устройство с самоконтролем, содержащее накопитель,подключенный к адресному блоку, входкоторого соединен с выходом регистра адреса, и разрядному блоку,вход и выход которого подключены соответственно к первым выходу и входурегистра прямого числа, вторые входи выход которого соединены соответственно спервыми выходом и входом блока кодирования - декодирования, введены регистр инверсного числа, буферный регистр, схема сравнения, счетчики распределитель сигналов, входы которого подключены к выходу счетчикаи первому выходу схемы сравнения,а выход соединен с третьим входом ЗО регистра прямого числа, первый вход4 О 45 50 55 60 65 которого соединен с входом регистраинверсного. числа, а третий выход "с первым входом схема сравнения, выход регистра инверсного числа подключен ко вторым входам блока кодирования - декодирования и схемы сравнения, второй выход которого соединен1 с входом счетчика, вход и выход буферного регистра подключены .соответственно ко второму выходу и третьемувходу блока кодирования - декодирова"ния.На,чертеже представлена структурная схема запоминающего устройствас самоконтролем.Устройство содержит накопитель 1,адресный 2 и .разрядный 3 блоки, регистр 4 адреса, регистры прямого 5и обратного 6 чисел, схему 7 сравнения, счетчик 8, распределитель 9 сигналов, блок 10 кодирования-декодиро"вания и буферный регистр 11 (блокместного управления, синхрониэиру"ющий работу всех блоков устройства,на чертеже не показан).Устройство работает следующим образом,При записи адрес ячейки,. в которую необходимо записать информацию,поступающую в блок 10, поступаетна вход регистра 4, В блоке 10 словокодируется применяемым корректирующим кодом и записывается в накопитель 1 через регистр 5 по данномуадресу.При считывании адрес ячейки, накоторой нужно считать информацию,поступает в регистр 4, откуда и передается в блок 2. Слово по данномуадресу считывается на накопителе 1и через блок 3 поступает в регистр 5по команде блока 5 местного управления поступает в блок 10, где проверяется с помощью контрольных проверок есть ли ошибка в слове. Еслиошибки нет, то слово поступает навыход устройства. В случае, если ошибка имеется, то слово инвертируется и записывается в накопитель 1 по тому же адресу и вновь считывается,1 поступая теперь уже в регистр б. Далее слово передается с инверсного выхода регистра 6 в блок 10, где снова проверяется на наличие ошибки, Если ошибки нет ,а это возможно в случае, если щ отказов вызвали г ошибок, где ю и г - целые числа), то слово поступает на выход устройства, Если ошибка имеется, то содержимое регистров 5 и б поступает на схему 7 сравнения. На выходе этой схемы появляются единицы в тех разрядах, в которых совпадает содержимое регистров 5 и 6, т.е.в тех разрядах, в которых .происходят отказы. Эти единицы поступают на счетчик 8, который последовательно 5 10 5 20 25 30 35 перебирает все возможные комбинации, начиная с 00 . 0 и кончая 111 а их расположение передается в распределитель .9. Таким образом, счетчик формирует 2 комбинаций. Каждое состояние счетчика 8 через распределитель 9 поступает на счетные входы регистра 5, после чего преобразованное слово передается в блок 10, где каждый раз проверяется на наличие ошибки. Подобные проверки осуществляются до тех пор, пока блок кодирования-декодирования 10 не выдает сигнал об отсутствии ошибки. В этом случае слово перезаписывается в регистр 11 и перебор продолжается до конца. Если перебраны все комбинации и не обнаружен больше набор, удовлетворяющий выбранному помехоустойчивому кодированию, то найденный набор - единственно верный и слово с регистра 11 декодируется в блоке 10 и поступает на выходы устройства.Если же вновь обнаружена комбинация, удовлетворяющая выбранному поме хоустойчивому кодированию, то перебор прекращается и выдается сигнал фНеисправленная ошибка".Предлагаемое запоминающее устройство позволяет повысить функциональную надежность накопителя, что увеличивает наработку на отказ устройства в целом. Достоинством устройства является также и то, что для построения накопителя можно использовать БИС памяти, имеющие некоторые отказавшие запоминающие элементы, что увеличивает процент выхода годных к использованию микросхем памяти.формула иэобретенияЗапоминающее устройство с самоконтролем, содержащее накопитель, подключенный к адресному блоку, вход которого соединен с выходом регистра адреса, и разрядному блоку, вход и выход которого подключены соответственно к первым выходу и входу регистра прямого числа, вторые вход и выход которого соединены соответственно с первыми выходом и входом блока кодирования-декодирования, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства оно содержит регистр инверсного числа буферный регистр, схему сравнения счетчик и распределитель сигналов, входы которого подключены к выходу счетчика и первому выходу схемы сравнения, а выход соединен с третьим входом регистра прямого числа, первый вход которого соединен с входом регистра инверсного числа, а третийвыход - с первым входом схемы сравнения, выход регистра инверсного числа подключен ко вторым входам бло964737 Составитель В. РудаковЛ. Филиппова Техред М.Тепер Корре Бутяг еда Заказ 7641/34 Тираж 622 ВНИИПИ Государственного комитета по делам изобретений и открыти 113035, Москва, Ж, Раушская набПодписноСР 4/5 Филиал ППП "Патентф, г. Ужгород; ул. Проектная, 4 ка кодирования-декодирования и схемысравнения, второй выход которого соединен с входом счетчика, вход и выход буферного регистра подключенысоответственно ко второму выходу итретьему входу блока кодирования-декодирования,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЪ 386319, кл. С 11 С 29/00, 1971.2. Патент СИ Р 3629824,кл, 340-146,1, опублик. 1977 (прототип)