Суммирующее устройство

Номер патента: 1388973

Опубликовано: 15.04.1988

Авторы: Анисимов, Артюхов, Бочков, Кантер, Серветник, Томашевский

МПК: H02M 5/44

Метки: включенных, входу, выходу, группой, параллельно, преобразователей, статических, частоты

...16 появляетл ся сигнал единичного уровня, которыйрез приводит к отключению одного преобие разователя из группы работающих преобразователей снятием импульсов упкий 20 равления с входа выпрямителя 1, переводя его в состояние готовности коперативному включению, при этомконденсатор фильтра 2 указанного блока остается заряженным. Одновременно25 отключается еще один преобразователь,находившийся до этого в состоянии готовности к включению, посредствомразмыкания силовых ключей 5 и 6,Здесьг. 40, в 0 - величины, расширяющие диаЗО пазон, характеризуемый постоянствома структуры силовой схемы статическихпреобразователей. Они задаются напряжением смещения Ц подаваемым навы- прямой вход первого компаратора 15ав- и инверсный вход второго...

Номер патента: 1807774

Опубликовано: 10.03.1996

Авторы: Борисихин, Сидоров, Шехурдин

МПК: G01R 31/28, G01R 31/3177

Метки: блоков, цифровых

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее генератор тестовых последовательностей, блок анализа, блок индикации, источник питания, преобразователь, блок подключения объекта контроля, выходы которого соединены с имитатором нагрузки, а первые входы с первыми выходами генератора тестовых последовательностей, второй вход блока подключения объекта контроля соединен с первым входом блока анализа и через преобразователь с выходом источника питания, первые выходы блока анализа соединены с первыми входами блока индикации, вторые входы которого соединены с вторыми входами блока анализа и вторыми выходами генератора тестовых последовательностей, третьи выходы которого соединены с третьими входами блока анализа, отличающееся тем, что, с...

Номер патента: 1180887

Опубликовано: 23.09.1985

Авторы: Баранов, Захаров

МПК: G06F 7/58

Метки: генератор, последовательностей, случайных

...регистрапамяти, С-вход которого соединен свыходом третьего элемента ИЛИ, а выход региотра памяти является первымвыходом вероятностного преобразователя и соединен с вторым входом схемы сравнения, выход которой соединенс П-входом второго регистра сдвига,С-вход которого соединен с выходомтретьего элемента И, второй вход которого соединен с выходом второгоразряда первого регистра сдвига,первым входом четвертого элемента Ии первым входом первого элемента И,второй вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом последнегоразряда второго регистра сдвига ивторым входом четвертого элемента И,выход которого является вторым выходом вероятностного преобразователя,третьим выходом которого являютсявыходы...

Номер патента: 1709351

Опубликовано: 30.01.1992

Авторы: Буинов, Ламбаева, Мухопад, Скибинский

МПК: G06F 11/14

Метки: блоков, неисправных, поиска, элементов

...и выход блока управления со входами первого блока элементов ИЛИ, а также соединения выхода первого блока элементов ИЛИ с входом регистра оценки и выхода регистраоценки с входами второгоблока элементов И и блока оценки кода исправности, соединения выхода регистра результата с входом блока контроля результата и выхода блока контроля с входами первого блока элементов И и блока управления, а также выхода блока управления с входом блока контроля результата, выхода второго счетчика с входом блока контроля результата. Все новые связи вместе с вновь введенными блоками обеспечивают расширение области применения устройства путем одновременного контроля разнородных типовых блоков вичислительной техники.На фиг.1 представлена структурная схема...

Номер патента: 894849

Опубликовано: 30.12.1981

Автор: Столяров

МПК: H03K 5/18

Метки: анализатор, двух, импульсных, последовательностей, соотношений, частотно-фазовых

...отсутствуют, так как разностьвходных частот равна нулю, что сигнализирует о равенстве входных частот.Для сигнализации о моменте равенства фаз .последовательностей импульсов с равными входными частота 35ми Г,1Г, подаваемыми на входы 1и 2 анализатора, используется блок13 определения равенства фаз входных последовательностей. Это осуще.ствляется путем подачи на входыЙ 5-триггера 15, выход которого слу 40жит выходом 20 анализатора, сигнала1равного сумме частот входных сигналов с выхода элемента ИЛИ 7=6, напервый вход сигналов с выходов блока исключения совпадающих импульсовчерез элемент ИЛИ 14 на второй вход.Суммарный сигнал с выхода элементаИЛИ 7=6 осуществляет, например, сбросй 5-триггера 15 в нулевое состояние.Если выходные частоты...