Алсынбаев

Номер патента: 1838817

Опубликовано: 30.08.1993

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: суммирующее

...задержек в блоке 1,Изобрет вычислитель Цель из низации уст На черте устройства.хроУстроиство содержит два многовходовых блока 1 и 2 параллельно-последовательного суммирования, полусумматор 3, элемент задержки 4, входы 5 слагаемых, дополнительный вход 6 первого многовходового блока параллельно-последовательного суммирования и выход 7 суммы, Выходы суммы блоков параллельно-последовательного суммирования соединены с первым и вто. рым входами полусумматора 3, выход суммы которого соединен с выходом 7 суммы устройства, а выход переноса через элемент задержки 4 соединен с дополнительным входом 6 первого многовходового блока параллельно-последовательного суммирова(21) 489759724(56) Авторское сИ. 1495784, кл. бВведение вОбработка физред....

Номер патента: 1795455

Опубликовано: 15.02.1993

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: двоичном, единиц, количества, подсчета, числе

...узел 7 управляемой инверсии, узел45 8 формирования уплотненного кода, элемент НЕ 9 и модифицированную матрицумодулей 10. Устройство содержит такжевход 11 признака непревышения половиныколичества единиц в двоичном числе. Моди 50 фицированная матрица 10 содержит. модули12, каждый из которых содержит элементИЛИ 13 и элемент И 14, кроме того, модифи- .цированная матрица 10 содержит группуэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и груп 55 пу элементов И 16.Устройство работает следующим образом.На входной регистр 1 через входы устройства 5 заносится код числа. С выходоввходного регистра 1 код числа передается50 на узел 7, управляемый по входу 11, Пусть сигнал "1" на входе 11 информирует устройство о том, что число единиц в обрабатываемом коде не...

Номер патента: 1741271

Опубликовано: 15.06.1992

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...И 21-2 л, первые и вторые входы которых соединены соответственно с первыми и вторыми. входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 п, а выходы образуют выход частного от деления преобразователя, и присоединены,к входам элементов задержки 31-3, выходы которых присоединены к . соответствующим информационным входам преобразователя, при этом выход последнего и-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1, является выходом последовательного, начиная с младших разрядов, кодаколичества единиц,Устройство работает в течение (оо 2 и+1) тактов, причем значение задержки каждого из элементов 3 задержки группы (и всей группы в целом из-за параллельности их срабатывания) равно одному такту. т.е. сигнал, поступающий на вход элемента задержки в тактЕ 1. на...

Номер патента: 1584107

Опубликовано: 07.08.1990

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...является распшрение функциональных возможностей засчет обеспечения преобразования разреженного унитарного кода в код с че, редованием единичных значений.На,чертеже представлена функциональная схема преобразователя кодов,Преобразователь кодов выполнен ввиде одномерной итеративной, сети,состоящей из группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, группы элементов И 2, информационых входов 3 преобразователя, 20управляющего вхоца 4 преобразователя,разрядных выходов 5 преобразователя,выходов 6 кода с чередованием значений преобразователя. 25Преобразователь работает следующим образом.Если на управляющий вход 4 подать константу "О", то сигнал 0" на выходе первого элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 1 сохраняется до тех пор, пока на входы 3 преобразователя...

Номер патента: 1569822

Опубликовано: 07.06.1990

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: двоичном, единиц, количества, подсчета, числе

...половину входов преобразователя 4 посылаются инверсные значения выходов матрицы 10.Работа преобразователя 4 уплотненного кода в код количества единиц описывается следующими Формулами (дляслучая п=8);а,=Ь,;а,=Ь, Ь;а=Ь, Ь,ЧЬ Ьб;а=Ь, Ь,1 Ь,ЬЬ, Ь,уЬ,Ь 7,где Ь,ЬЬ.Ь 7 - сигналы на входах преобразователя 4;а,а , 1,а З - Сигналь 1 на вь 1- ходах преобразователя 4,Сигналы через выходной регистр 2поступают на выходы 6. В результатена выходах 6 устройства образуетсякод количества единиц во входном числе. ИнФормация о соотношении нулей иединиц на входе 11 может быть обеспечена аналоговыми пороговыми элементами,Формула из о бретенияУстройство для подсчета количестваединиц в двоичном числе, содержащее входной регистр, выходной регистр,...

Номер патента: 1508203

Опубликовано: 15.09.1989

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 5/00

Метки: двоичный, шифратор

...вычислительной технике и можетбыть использовано в системах обработки информации при реализации цифро 5вых вычислительных машин и элементовдискретной автоматики,Цель изобретения - упрощение шифратора,На чертеже показана Функциональная схема двоичного.шифратора,В качестве примера рассмотрен шифратор при ш=512.Шифратор содержит кнеполные шифраторы 1 и 2.и полные 2 -входовые шифраторы 3-5,.при этом неполный шифратор 1 и два полных шифратора 3 и 4образуют полный шестиразрядный шифратор б, входы неполного шифратора 2являются входами 7 устройства а выУходы 2 -входового полного шифратора2 к5 и 2 -входового полного шифратора6 образуют выходы 8 устройства,Полные 2 -входовые шифраторы 4 и 5 всовокупности образуют группу 9 полных 2 -входовых...

Номер патента: 1495784

Опубликовано: 23.07.1989

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 7/50

Метки: суммирующее

...которого "0" беэ задержки подается на первый вход преоб;раэователя 7, а остальные через элементы 5 задержки - на соответствующие входы того же преобразователя,Так как в первом такте из блоканичего не считывается, то к приходупервого импульса по входу 14 синхронизации на все входы преобразователя 7 подаются нули.Сформированный признак с выходапреобразователя 7 кода - 0000000,с приходом тактового импульса по входу 14 поступает на признаковые входыблока 1. Следовательно, в первомтакте из блока 1 считывается слово0000, первый разряд которого н 0"является младшим разрядом искомойсуммы,В течение второго импульса, поданного на вход 13 синхронизации, навход блока 8 с выхода преобразователя 6 подается второй разрядныйсрез слагаемых, т,е. код...

Номер патента: 1413726

Опубликовано: 30.07.1988

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...К.Крупкина Тираж 928.Заказ 3794/57 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики.Целью изобретения является расширение функциональных воэможностей за счет обеспечения преобразования ну" 10 левого кода.На чертеже приведена блок-схема предлагаемого преобразователя.На схеме обозначено: группа элементов ИСКЛЮЧАОч 1 ЕЕ ИЛИ 1.1-1.п (где 15 п - разрядность входного кода), ин" формационные...