Устройство для управления обменом информацией между эвм и внешними запоминающими устройствами

( 1) 5 0 "6 Г 1 з 0 О ОПИСАНИЕ ИЗОБРЕТЕНИЯК ПАТЕНТУ атепьский инс. Рудый НС.едовательский инстиАВЛЕНИЯ ОБМЕЖДУ ЭВМ И ВНЕМИ УСТРОЙСТВАобласти автоматики ЬЭ Комитет Российской Федерации по патентам н товарным знакам(54) УСТРОЙСТВО ДЛЯ УПНОМ ИНФОРМАЦИЕЙ МЕШНИМИ ЗАПОМИ НАЮЩМИ(57) Изобретение относится вычислительной техники и может быть использовано в микропроцессорных системах с магистральномодульной организацией, где в качестве внешних запоминающих устройств используются накопители на гибких магнитных дисках Целью изобетения является расширение функциональных возможностей за счет увеличения номенклатуры подкобченных запоминающих устройств Устройство содержит блок приемо-передачи и индикации, блок памяти, блок микропрограммного управления, блок синхронизации, первый и второй блоки управления памятью, формирователь данных дешифратор управления. 2 з.п. ф-лы,4 ил.управления памятью является выходом устройства для подключения к входу разрешения передачи данных второго запоминающего устройства, четвертый вход логического условия и второй выход второго блока управления памятью являются входом и выходом устройства для подключения соответСтвенно к выходу запроса передачи данных и входу конца блока данных второго запоминающего устройства, при этом второй информационный. вход-выход шинного формирователя данных соединен с вторым информационным входом-выходом первого блока управления памятью, информационным входом-выходом блока микропрограммного управления, информационным входом-выходом блока памяти, информационным входом-выходом блока приема-передачи и индикации и синхровыходом блока синхронизации, второй разрешающий вход которого соединен с вторым выходом дешифратора управления, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом шинного формирователя данных, пятым и шестым входами логического условия второго блока управления памятью, третий выход которого соединен с вторым выходом первого блока управления памятью и входом логического условия блока микропрограммного управления.2. Устройство по п,1, отличающееся тем, что второй блок управления памятью содержит регистр, два триггера, узел совпадения, два элемента НЕ - ИЛИ - НЕ, элемент НЕ - И - НЕ, причем первый вход узла совпадения соединен с первым входом первого элемента НЕ - ИЛИ - НЕ и является первым входом логического условия блока, второй вход первого элемента НЕИЛИ - НЕ и первый вход второго элемента НЕ - ИЛИ - НЕ являются соответственно вторым и третьим входами логического условия блока, второй вход второго элемента НЕ ИЛИ - НЕ соединен с единичным входом первого триггера и является четвертым входом логического условия блока, первый вход элемента НЕ - И - НЕ и второй вход узла совпадения являются соответственно пятым и шестым входами логического условия блока нулевой выход первого триггера соединен с синхровходом регистра и является первым выходом блока, выход регистра и нулевой выход 5 второго триггера являются соответственновторым и третьим выходами блока, информационный вход регистра является информационным входом блока при этом во втором блоке управления памятью выход 10 первого элемента НЕ - ИЛИ - НЕ соединенс вторым входом элемента. НЕ - И - НЕ, выход которого соединен с синхровходом первого триггера. выход второго элемента НЕ - ИЛИ - НЕ соединен с нулевым вхо 15 дом второго триггера, синхровход и единичный вход которого соединены соответственно с первым и вторым выходами узла совпадения, третий и четвертый выходы которого соединены соответствен но с первым и вторым входами записи регистра,3, Устройство по п.1, отличающеесятем, что дешифратор управления содержит дешифратор старших разрядов адреса, де шифратор младших разрядов адреса, дваэлемента НЕ - ИЛИ - НЕ, элемент НЕ - ИНЕ, причем информационные входы дешифраторов старшего и младшего разрядов адреса являются адресным входом дешифратора управления, выход первого элемента НЕ - ИЛИ - НЕ соединен с первым входом второго элемента НЕ - ИЛИНЕ и является первым выходом дешифратора управления, первый выход дешифратора младших разрядов адреса является вторым выходом дешифратора управления, выход элемента НЕ - И - НЕ является третьим выходом дешифратора управле ния, первый вход элемента НЕ - И - НЕ является управляющим входом дешифратора управления, выход второго элемента НЕИЛИ - НЕ соединен с вторым входом элемента НЕ - И - НЕ и является четвертым 45 выходом дешифратора управления, второйвыход дешифратора младших разрядов адреса соединен с вторым входом второго элемента НЕ - ИЛИ - НЕ и является пятым выходом дешифратора управления, выход 50 дешифратора старших разрядов адреса соединен с управляющим входом дешифра, тора младших разрядов адреса, группа выходом которого соединена с группой входом первого элемента НЕ - ИЛИ - НЕ.552001431 9 иг 5 ректор М.Самборская Тираж Подписное НПО "Поиск" Роспатента13035, Москва, Ж, Раушская наб 4/5 акаэ 3128 роиэводственно-издат ий комбинат "Патент", г. Ужгород, ул.Гагарина, 10 Составитель Г,МайэеРедактор Т,Никольская Техред М,МоргенталИзобретение относится к области автом-тики и вычислительной техники и может быть использовано о микропроцессорных системах с мдгистрдльно-модульной организацией, где о качестве внешних запоминающих устройств испольэуютсл накопители на гибких магнитных дисках.В настоящее время известно устройство-комплекс управляющий вычислительный СМ, содержащее, модуль центрального процессора, модули оперативной памяти, модули постоянной 1 Фамфти, модули сопряжения с обьектам, пульт контроля и управления, оидсотерминал, модуль сопряжения с накопителем и накопитель на гибких магнитных Гцскдх,Особенность структуры заключается в там, чта осе модули известного устройства обьединены между собой через единый маистоальный канал свлзи. Работа этого устройства осуществляется под управлением модуля центрального процессора.Основным недостатком этого устройства является невозможность работы с накопителями нд гибких магнитных дисках нескольких форматов, что приводит к ухудшению его эксплуатационных характеристик и ограничению области применения иэ-за невозможного использования гибких магнитных дисков разных форматоо,Ндиболес близкое по своей тсхническаи сущности к заявляемому обьекту изобретения являетсл устройство для уцрдслсния обменом информацией между ЭВУ и внешними запоминающими устройствами, содержащее блок приемо-передачи и индикации, блок памяти, блок управления памятью, запоминающее устройство и блок микроцрогрдмного управленил, информационный охад - выход которого соединен соо 1 остстоснно с информационными сходами-выходами блока памяти, блока прис,1 о-псредд ги и индикации и первым информационным входам-выходом блока уг р:;слепил памятью, адресный выход блока микропрограммного управления сосдие саадгостственно с адресными входами блока памлти. блока управления памятью и блока приема-передачи и индикации, первый уг 1 рдоллощий выход блока микроцрагрдммнаго управления (сигнал записи данных о элемент вывода) соединен с первыми упраоллющими входами блока памяти, блока упраоленил памятью и блока црисмо-передачи и индикации, второй упрэдллащий выход блока микропрограммного управления (сигнал чтение данных с элемента овода) соединен со вторыми упрдоллющими входами блока управления памл тыа и блока приемо-передачи и 5 10 15 20 25 30 35 40 45 50 55 индикации, третий управляющий выход блока микропрограммного управления (сигнал- чтение данных из памяти) соединен с третьим управляющим входам блока приемо - передачи и индикации и со вторым управляющим выходом блока памяти, четвертый управляющий выход блока микропрограммного управления (сигнал - запись данных в память) соединен с четвертым управляющим входом блока приемо-передачи и индикации и с третьим управляющим входом блока памяти, управляющий вход блока микропрограммного управления соединен с управляющим выходом блока управления памятью, второй информационный вход-выход которого соединен с информационным входом - выходом запоминающего устройства, упраоляющий вход которого соединен с выходом блока управления памятью, а выход - с входом блока управления памятью, при этом вход блока приемо - передачи и индикации является входом известного устройстоа, выход - выходом устройства, а вход - выход - оходом - выходом устройства.Обмен информацией между внешним запоминающим устройством - накопителем нд гибких магнитных дисках и либо ЭВМ через канал ввода-вывода, либо оператором (пользователем) через пульт овода информации осуществллстсл под управлением блока микропрограммного управления с помощью блока управления памятью. Блок управления пдмятыа осуществляет программно-аппаратное сопряжение с запоминающим устройством, Сопряжение блока микропрограммнпго управления с каналом ввода-вывода ЭВМ осуществляется через соотоетстоующую интерфейсную карту, входящую в состао блока приемо - передачи и индикации. Последний, помимо обеспечения взаимодействия блока микропрограммного упраоленил с каналом овода - вывода ЭВМ, производит также сопрлжение блока микропрограммного управления с пультом ооода информации, а также выоод и:1 формации на экран устройстоа отображения. Блок памяти предназначен длл хранения информационных массивов и программ при организации вышеприведенных взаимодействий, а также для работы с дисковой операционной системой, поддеркивающей дисковые файлы, к которым может быть организован последовательный или произвольный доступ со стороны блока микропрограммного управления.Основным недостатком прототипа яоллются низкие эксплуатационные характсристики, которые позволяют пользователюработать только с накопителями на гибких магнитных дисках одного формата. Известное устройство исключает возможность работы с накопителями на гибких магнитных дисках разных форматов,Следует отметить, что в настоящее время наряду с накопителями на гибких магнитных дисках обычного формата появились накопители на гибких магнитных дисках меньшего формата и как следствие стали получать распространение также вычислительные устройства, работающие с такими накопителями, А рост интенсивности в создании пользовательских пакетов прикладных программ, записанных на носителях разного формата, вызывает необходимость в части информационного обмена ими и использовании уже созданных библиотек программ,Однако при работе с известным устройством использование программ, подготовленных на носителе другого формата является невозможным, поскольку данное устройство не обеспечивает аппаратной поддержки работы с накопителями на гибких магнитных дисках другого формата,Целью изобретения является улучшение эксплуатационных характеристик известного устройства за счет обеспечения возможности его работы с разноформатными внешними запоминающими устройствами.Поставленная цель достигается за счет того, что в состав устройства, содержащего блок приемо-передачи и индикации, блок памяти, первый блок управления памятью, первое запоминающее устройство и блок микропрограммного управления, информационный вход-выход которого соединен соответственно с информационными входами-выходами блока памяти, блока приемо в переда и индикации и вторым информационным входом-выходом первого блока управления памятью, а адресный выход блока микропрограммного управления соединен соответственно с адресными входами блока памяти, блока приемо-передачи и индикации и первого блока управления памятью, при этом первый и второй выходы блока микропрограммного управления соединены соответственно с входами чтения и записи блока памяти и блока приемо - передачи и индикации, трегий выход блока микропрограммного управления соединен с первым управляющим входом блока приемо-передачи и индикации, управляющим входом блока памяти и вторым входом логического условия первого блока управления памятью, при этом первый информационный вход.викод, первый 5 10 15 20 25 30 35 40 45 50 55 выход и первый вход логического условия первого блока управления памятью являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу - выходу, к управляющему входу и выходу первого запоминающего устройства, второй выход первого блока управления памятью соединен с входом логического условия блока микропрограммного управления, четвертый выход которого соединен с третьим входом логического условия первого блока управления памятью и вторым управляющим входом блока приемо-передачи и индикации, причем первый информационный вход-выход, первые информационные входы и выходы блока приемо-передачи и индикации являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу - выходу ЭВМ, к информационному выходу пульта ввода информации и к информационному входу устройства отображения информации, введены блок синхронизации, дешифратор управления, второй блок управления памятью, шинный формирователь данных и второе запоминающее устройство, информационный вход - выход которого соединен с первым информационным входом - выходом шинного формирователя данных и информационным входом второго блока управления памятью, адресный вход второго запоминающего устройства соединен с адресным выходом блока микропрограммного управления и адресным входомдешифратора управления, управляющий вход чтения второго запоминающего устройства соединен с первым входом логического условия второго блока управления памятью и третьим выходом блока микропрограммного управления, управляющий вход записи второго запоминающего устройства соединен со вторым входом логического условия второго блока управления памятью, первым разрешающим входом блока синхронизации, управляющим входом дешифратора управления и четвертым выходом блока мик ропрограммного управления, синхровход блока синхронизации соединен с третьим входом логического условия второго блока управления памятью и синхровыходом второго запоминающего устройства, первый выход дешифратора управления соединен с входом выборки второго запоминающего устройства, первый выход второго блока управления памятью соединен с входом разрешения передачи данных второго запоминающего устройства, четвертый вход логического условия и второй выход второго блока управления памятью соеди 2001431наны соответственно с выходол запроса перадди данных и входом конца блока данных второго здполлнающего устройства, о 1 орой иформационный вход-выход шиного формирователя данных соединен с снхрооыходом блска синхронизации и информационным входом в выход блока микропрограммного управления, управляюций вход шинного формирователя данных соединен с третьим выходом дешифратора упрдп 5 аия, оторой выход которого соединасо вторым разрешающим входом блока схроиздции, четвертый и пятый выходы дашифрдтора управления соединены соотоатстоенно с пятьпл и шестым оходами логчаского условия второго блока управленя пдмятьо, трегий выход которого соедиан со оторьл выходом первого блока упрдвлания пдлятью и с входом логического ус 5 ооя блока микропрограммного уравлаи 51,Боаданиа о состав предлагаемого устройстод блока синхронизацил, дешифраторд упрдоленпя, второго блока управления элятьо, шинного формирователя данных и второго здпоминаощего ус. ройстоа зна,тальо улучшает эксплуатационные хар;тарист;ки устройства, поскольку оасачиодат возможность о рамках одного усгройстоа работать не только с запоминаощим устройсвам, входящил в его состав до этого, но и дополнительно с здполиндощ,м устройством другого формата, обеспечодя кдк раздельный, так и совместный рах.имь работы с разными накопителями, там сдмым позволяет решить проблему соомаст;ласт 1 существующих разноформатых гибких магнитных дисков, В атолл случае у поль:ооаталя не возникает неудобств, связднных с оьбором диска, так как он всегда ложат и:5 ользоодть пакеты программ, подго;,оа;,х нд носителе одного формата .;ля записи нд носитель другого формата цугам 5 ростой "перекачки" информации.Тдкдя роцадурд обмена прогрдммны, и срадстодми позволяет снизить трудоздтрд гь орамл польвователя по их -одготовка, там сдльм повысив его производигальность, Это приводит к тому, что прддлдгдемоа устройство приобратдет уни;арсдльныа кдчесоа и его можно широко с ользооать как средство для копированияподготовки информации на носителях грабуа лого формата при персходе от одой оь ислительной машиы к другой, работаоиими под управлением одной ог ардионной системы с разноФорматныл здппминдоцими устройствами,Тдгм образом, совокупность иэвест,:овых существенных признаков, не 5 10 15 20 25 30 35 40 45 50 55 известных из научно-технической и патентной литературы, позволяет достичь положительный эффект, Так как цель заявляемого изобретения достигается благодаря использооанио всей совокупности отличительных признаков, которая не обнаружена в прототипе и о других известных технических решениях, то можно сделать вывод, что предложенное устройство обладает новизной и существенными отличиями.На Фиг. 1 представлена блок-схема устройства для управления обменом информацией между ЭВМ и внешними запоминающими устройствами; на фиг. 2 и 3 - временные диаграммы, иллюстрирующие работу предлагаемого устройства на этапах чтения и записи информации; на фиг. 4 - временные диаграммы, иллюстрирующие взаимодействие второго блока управления памятью с микропроцессорной магистралью.Предлагаемое устройство для управления обменом информацией между ЭВМ и внешними здпоминаощими устройствами содержит блок 1 приемо-передачи и индикации, блок 2 памяти, блок 3 микропрограмлного управления, первый блок 4 управления памятью, первое запоминающее устройство 5, блок 6 синхронизации, втрой разрешаощий вход которого соединен со вторым выходом дешифратора 7 управления, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом шинного формирователя 9 данных, с пятым и шестым входами логического условия второго блока 8 управления памятью, третий выход которого соединен со вторым выходом первого блока 4 управления памятьо и со входом логического условия блока 3 микропрограммного управления, первый и второй выходы которого соединены соответственно с входами чтения и записи блока 2 памяти и блока 1 приемо-передачи и индикации, адресный вход которого соединен с адресными входами блока 2 памяти, первого блока 4 управления памятью, второго запоминающего устройства 10, дешифратора 7 управления и адресным выходом блока 3 микропрограммного управления, третий выход которого соединен с управляющим входом блока 2 памяти, первым управляющим входом блока 1 приемо - передачи и индикации, вторым входом логического условия первого блока 4 управления памятью, первым входом логического условия второго блока 8 управления памятью и входом записи второго запоминающего устройства 10, информационный вход-выход которого соединен с первым информацион 2001431 1040 45 50 55 ным входом-выходом шинного формирователя 9 данных и информационным входом второго блока 8 управления памятью, первый и второй выходы которого соединены соответственно с входом разрешения передачи данных и входом конца блока данных второго запоминающего устройства 10, синхровыход которого соединен с синхровходом блока 6 синхронизации и третьим входом логического условия второго блока 8 управления памятью, четвертый вход логического условия которого соединен с выходом запроса передачи данных второго запоминающего устройства 10, вход выборки которого соединен с первым выходом дешифратора 7 управления, управляющий вход которого соединен со вторым входом логического условия второго блока 8 управления памятью, входом чтения второго запоминающего устройства 10, первым разрешающим входом блока синхронизации блока 6 синзронизации, вторым управляющим входом блока 1 приемо - передачи и индикации, четвертым выходом блока 3 микропрограммного управления и третьим входом логического условия первого блока 4 управления памятью, первый информационный вход-выход и первый выход которого соединены соответственно с информационным входом-выходом и входом первого запоминающего устройства 5, выход которого соединен с первым входом логического условия первого блока 4 управления памятью, второй информационный вход-выход которого соединен с информационным входом - выходом блока 1 приемо - передачи и индикации, синхровыходом блока 6 синхронизации, вторым информационным входом - выходом шинного формирователя 9 данных и информационными входами - выходами блока 2 памяти и блоков 3 микропрограммного управления,Блок 6 синхронизации реализован на инвертирующем элементе с тремя состояниями по выходу. имеющем два управляющих входа. Дешифратор 7 управления содержит дешифратор 11 старших разрядов адреса, дешифратор 12 младших разрядов адреса, два элемента НЕ-ИЛИ-НЕ 13, 14 и элемент НЕ-И-НЕ 15, Информационные входы дешифратора 11 старших разрядов адреса и дешифратора 12 младших разрядов адреса являются адресным входом дешифратора 7 управления, выход первого элемента НЕИЛИ-НЕ 13 соединен с первым входом второго элемента НЕ-ИЛИ-НЕ 14 и является первым выходом дешифратора 7 управления, первый выход дешифратора 12 млад 5 10 15 20 25 30 35 ших разрядов адреса является вторым выходом дешифратора 7 управле ия, выход элемента НЕ-И-НЕ 15 является третьим выходом дешифратора 7 управления, первый вход элемента НЕ-И-НЕ 15 является управляющим входом дешифратора 7 управления, выход второго элемента НЕ-ИЛИНЕ 14 соединен со вторым входом элемента НЕ-И-НЕ 15 и является четвертым выходом дешифратора 7 управления, второй выход дешифратора 12 младших разрядов адреса соединен со вторым входом элемента НЕ-ИЛИ-НЕ 14 и является пятым выходом дешифратора 7 управления, выход дешифратора 11 старших разрядов адреса соединен с управляющим входом дешифратора 12 младших разрядов адреса, группа выходов которого соединена с группой входов первого элемента НЕ-ИЛИ-НЕ 13,Второй блок 8 управления памятью содержит регистр 21, два триггера 16, 22, узел совпадения 17, два элемента НЕ-ИЛИ-НЕ 19, 20, элемент НЕ-И-НЕ 18. Первый вход узла совпадения 17 соединен с первым входом первого элемента НЕ-ИЛИ-НЕ 19 и является первым входом логического условия блока 8, второй вход первого элемента НЕИЛИ-НЕ 19 и первый вход второго элемента НЕ-ИЛИ-НЕ 20 являются соответственно вторым и третьим входами логического условия блока 8, второй вход второго элемента НЕ-ИЛИ-НЕ 20 соединен с единичным входом первого триггера 22 и является четвертым входом логического условия блока 8, первый вход элемента НЕ-И-НЕ 18 и второй од узла совпадения 17 являются соответственно пятым и шестым входами логического условия блока 8, нулевой выход первого триггера 22 соединен с синхровходом регистра 21 и является первым выходом блока 8, выход регистра 21 и нулевой выход второго триггера 16 являются соответственно вторым и третьим выходами блока 8, информационный вход регистра 21 является информационным входом блока 8, выход первого элемента НЕ-ИЛИ-НЕ 19 соединен со вторым входом элемента НЕ-И-НЕ 18, выход которого соединен с синхровходом первого триггера 22, выход второго элемента НЕ-ИЛИ-НЕ 20 соединен с нулевым входом второго триггера 16, синхровход и единичный вход которого соединены соответственно с первым и вторыми выходами узла совпадения 17, третий и четвертый выходы корого соединены соответственно с первым и вторым входами записи регистра 21,Шинный формирователь 9 данных реализован на элементах с тремя состояниями по выходу, управляющие входы которых по 2001431зооляюг организовать двунаправленныйрежим передачи данных.В качестве второго заполинаощего усгройстод другого формата сгложет быть использовано внешнее запоминающее 5ус ройстоо ТС 3940,01 техническое описание Г 1 Т 3,060.079 ТО, разработка НИИСЧЕТМАШ),В качестве блока 1 приемо - передачи ииндикации могут быть использованы видеогенератор, реализованный на ячейках ВГ 1 иВ Г 2 (сгл, технические описания 469415,003103 ТО и 469415.003-107 ТО, разработкаМ 1-1 И.1 ПА), который обеспечивает вывод ин 1;ормдциц нд устройство 24 отображения, и 15,нгерфейсндя карта(см, техническоеописан не 469115.008-075 ТО, разработка М Н И ИПА, которая обеьпечиоает взаимодействиеГлокд 3 микропрограммного управления с;дндлом овода - оыоодд ЭВМ 25. Кроме того, 20блок 1 цриело-передачи и индикации обесечиодет оздимодейстоие с пультом 23 оводчорл 1 дцигьВ :д остов блока 2 памяти могут бытьисгользоодны модули постоянной и оператцоной памяти.В качестве блока 3 микропрограммногоурдленн гложет быть использована ячейка центрального процессора (см, техническо описание 469415.008 - 020 ТО, 30одз работка М Н И И ПА).В кд естое первого блока 4 управления;дглтьо гложет быть использована ячейкакороггерд ндкогителя на гибких магнитных дисках сгл, техическое описание 35469115 003-043 ТО, разработка МНИИПА),В качестве первого здпоглинающего усгройстлд 5ормдта "А" может быть исцользогано счешцее запоминдощее устройствод ггч х гдгнитных дисках РЕ 45 О (см, 40охцческоо описание устройства, произоодсоо П.Р).г 1 р.длдг:;еглое устройстоо имеет мдгистръь о-модуль уо оргдниздцио и л 1 окетбыть цсцользоодно при построении микропроцессорных систем согласно ОСТУ 4ГО 304,203 ,ред, 1-79) или ОСТУ 25969-83,Работа устройства осуществляется следуощгм ободзом.С оводе ием о усгройстоо для уцрдоления обменом иформацией между ЭВМ ионеш;ими запоминающими устройствамицредлдгдемого технического решения пояоляагся возможность пользоваться не толькорежцглогл 1, когда устройство работает с 55героьгл запоминаюцим устройстоом 5 Форлатд "А", но и дополнительно еще двумядруг ми режиглдми: режимогл 2, когда устройство рдботдет со вторым запоминаюцим устройсгоом 10 формата Б", и режимогл 3, когда в работе с устройством учас 1 вуот оба запоминающих устройства, Третий режим представляет собой совокупность первого и второго режимов, В этом случае информация, расположенная на магнитном носителе одного формата и подлежащая записи на магнитный носитель другого формата, записывается о два этапа, Каждый этдп соответствует одному из режимов. На первом этапе информация считывается с диска, выступающего в качестве источника информации в блок 2 памяти, На втором этапе информация, записанная о блок 2 памяти, переписывается на диск другого формата, являющегося приемником, Очередность выполнения режимов, таким образом, зависит от того, какое из запоминающих устройств на гибких магнитных дисках выступает о качестве источника информации, а какое - о кдчестое приемника.При этом каждый иэ оышеперечисленных режимов состоит в свою очередь из двух этапов: этапа записи информации на диск, поступающий либо с пульта ввода 23 или ЭВМ 25 через блок 1 приемо-передачи и индикации, либо от другого запоминающего устройства, и этапа чтения информации с диска. При этом второй блок 8 управления памятью совместно с дешифратором 7 управления обеспечивает программно-аппаратный доступ к регистрам второго запоминдющего устройства 10 формата "Б" путем Формирования соответствующих сигналов и портов управления для записи упраоляощих слов и считывания слова состояния второго запоминаощего устройства 10 формата "Б", а также записи и чтения информации с диска, Организацию информационного взаимодействия, оключаощего обмен служебной ин 4 ормации и непосредственно данных, между вторым эдпоминаощим устройством 10 формата "Б" и микропроцессорной магистралью осуощестоляет шинный формирооатсль 9 даных с цог.ощью блока 6 синхронизации.Работа устройства со вторым эапоминаощнм устройством 10 формата "Б" начинается с начальной установки входных цараметроо; адреса зоны о блоке 2 памяти, номера искомой дорожки диска, номера стороны диска, номера сектора, длины блока. номера накопителя, который должен участвовать в работе, и типа этапа обмена информации.Работа со вторым запоминающим устройстоогл 10 формата "Б" осуществляется с помощью управляющей программы, описывающей алгоритм взаимодействия с нигл и определяощей последовательность обра 2001431щений к регистрам запоминающего усройс 1 оа для записи упраоляюоих слов, команд и данных, Запись управлягощих слое и данных осуществляется следующим образом (см. фиг. 3). В момент времени т 1 форглируется код адреса порта управления второго запоминающего устройства 10 форглата "Б" (диаграмма а, фиг, 3), который поступает с адресного выхода блока 3 микропрограммного управления на адресный вход дешифратора 7 управления, Поскольку шинный формирователь 9 данных постоянно открыт на прием информации от микропроцессорной магистрали за исключением случая актиоиэации управляющего сигнала - чтение элемента овода, поступающего с четвертого оыхода блока 3 микропрограммного управления на первый оход элемента НЕ-И+1 Е 15 дешифратора 7 управления, и сигнала, поступающего с выхода элемента НЕ-ИЛИ-НЕ 14 на второй вход элемента НЕ-И-НЕ 15 дешифратора 7 управления, на информационном входе второго запоминающего устройства 10 формата "Б" с момента вращения т присутствует предназначенная еглу информация, поступающая с информационной шины через шинный формирователь 9 данных (диаграмма в, фиг, 3), В момент времени тз с третьего выхода блока 3 микропрограммного управления на первый управляющий вход второго запоминающего устройства 10 формата "Б" поступает сигнал записи в элемент вывода (диаграмма г, фиг. 3). В момент времени т запись прекращается. Выполнению операций чтения и записи с диска предшествуег операция - запись длины блока в регистр 21 второго блока 8 управления пагиятью, предназначенного для хранения и управления передачей блока данных (фиг, 1), Регистр 21 длины блока имеет двухбайтовую структуру, поэтому для его программирования необходимо дважды использовать сигнал эациси цо соответствующему порту, Первый и второй входы записи используются соответственно для записи младшего и старшего байта о регистр 21, Длина блоков различна и определяется типом оыполняеглой операции (чтение идентификатора, чтение блока данных, запись блока данных, разметка дорожки диска). Совокупность управляющего сигнала разрешения записи, поступающего на первый вход узла 17 совпадения, являющегося первым входом логического условия второго блока 0 управления памятью и эдресногс сигнала на еторол входе узла 17 совпадения, являющегося шестым оходом логического условия второго блока 8 уцравления памятью (диаграмма б фиг 3, активный уровень которого формиру. гся в ответ5 10 15 20 25 30 35 40 45 50 55 ца цраецльцый код адреса нужного порта управления, вызывает формирование на выходах узла 17 совпадения импульса уровень которого соответствует потенциалу логического нуля, а длительность равна длительности управляющего сигнала записи в элемент вывода (диаграмма г, фиг, 3). Сигналы записи, поступающие с третьего и четвертого выходов узла 17 совпадения на первый и отарой входы регистра 21 стробируют информационные сигналы, поступающие на информационный вход регистра 21,После задания входных параметров выполняется команда - включение привода диска. Затем считывается слово состояния регистра привода второго запоминающего устройства 10 формата "Б", Работа устройства на этапе чтения слова состояния или чтения информации поясняется врел".енными диаграммами (см, фиг, 2), На адресг;ол выходе блока 3 микропрограммного управления е момент временить формируется адрес элемента ввода (диаграмма а, фиг. 2), который поступает на адресный вход дешифратора 7 управления. На первом выходе последнего е ответ устанавливается активный сигнал (диаграмма б, фиг. 2), поступающий на вход выборки второго эапоглинаюшего устройства 10 формата "Б", который определяет выбор работы с запоминающим устройством, В момент времени т активизируется сигнал упраоления чтение (диаграмгиа в, фиг, 2), который клапанирует третий выходной сигнал дешифратора 7 управления (фиг, 1), Сигнал с выхода элемента НЕ-И-НЕ 15, пройдя на управляющий вход шинного формирователя 9 данных, приводит к переключению последнего в режил передачи информации из второго заполинающего устройства 10 формата "Б" в микропроцессорную магисграль, В результате содержимое регистра состояния поступает через шинный формирователь 9 данных в блок 2 памяти, Этап чтения информации эаеершаегся снятием управляющего сигнала чтение. что соответствует времени тз,При готовности второго запоминающего устройства 10 формата "Б" к работе путем анализа содержимого слова состояния определяется местонахождение магнитной головки - на нулевой дорожке или на одной из рабочих дорожек диска. В том случае, если лгагцитная головка находится на нулеоойдорожке, программа выполняет операцию перелещения магнитной головки на один шаг к центру диска, и, если эта операция не оыполняется, блок 3 микропрограммного управления фиксирует неисправность и на экран устройства 24 отображения с помо цьчо блока 1 приемо - передачи и индика 2001431 16ции выводится сообщение о неисправности запоминающего устройства 10 формата "Б" и все операции прекращают,я. В случае, если операция перемещения магнитной головки с нулевой дорожки исполнена, программа переходит к этапу чтения с диска. Этап чтения информации с диска аналогичен этапу чтения слова состояния регистра накопителя и отличается лишь номером порта управления, Для чтения и записи информации с диска используется один и тот же номер порта, формируемый на четвертом выходе дешифратора 7 управления, сигнал которого затем поступает на первый вход элемента НЕ-И-НЕ 18, являющегося пятым входом второго блока 8 управления памятью, Этап чтения данных сектора с диска начинается с поиска адресного маркера поля данных, после выполнения этой операции осуществляется чтение блока данных с последующей передачей последних из втооого запоминающего устройства 10 формата "Б" в блок 2 памяти через шинный формирователь 9 данных. Этапу записи информации на диск предшествует выполнение этапа - чтение, поскольку прежде, чем исполнить операцию записи, необходимо обнаружить нужный заголовок сектора, куда должна быть записана информация. После нахождения нужного заготовка и его чтения осуществляется установка этапа записи данных иэ блока 2 памяти на диск. Перед записью данных записывается адресный маркер данных. Код требуемого адресного маркера принимается из микропроцессорной магистрали и записывается в соответствующий регистр, После этого начинается непосредственная запись информации, Данные блока 2 памяти, подлежащие записи на гибкий магнитный диск отсрого запоминающего устройства 10 формата "Б", могут поступать в блок либо с ЭВМ 25 или пульта 23 ввода информации посредством передачи через блок 1 приемо-передачи и индикации, либо с магнитного диска первого запоминающего устройства 5 формата "А" посредством передачи информации через первый блок 4 управления памятью, Аналогично при чтении информации с гибкого магнитного диска второго запоминающего устройства 10 формата "Б" данные записываются в блок 2 памяти, а затем могут передаваться либо на ЭВМ 25 или на устройство 24 отображения информации через блок 1 приемо-передачи и индикации, либо на первое запоминающее устройство 5 формата "А" для записи на гибкий магнитный диск.На фиг, 4 приведены временные диаграммы, иллюстрирующие взаимодействие 5 10 15 20 25 30 35 40 45 50 55 второго блока 8 управления памятью с микропроцессорной магистралью. В момент времени ц с выхода второго запоминающего устройства 10 формата "Б" на единичный вход триггера 22 и второй вход элемента НЕ-ИЛИ-НЕ 20, являющейся четвертым входом логического условия второго блока 8 управления памятью, поступает сигнал запроса передачи данных диаграмма б, фиг, 4) в ответ на исполнение соответствующей команды программы диаграмма а, фиг, 4). По заднему спадающему фронту этого сигнала происходит установка сигналов управления (диаграмма в, фиг, 4) на выходе триггера 16 (активный уровень сигнала соответствует потенциалу логической единицы), поступающего на вход логического условия блока 3 микропрограммного управления, и разрешения передачи данных(диаграмма д, фиг. 4), формируемого на выходе триггера 22 (активный уровень сигнала соответствует потенциалу логического нуля), поступающего на соответствующий управляющий вход второго запоминающего устройства 10 формата "Б" и синхровход регистра 21. В момент времени 1, когда выполняется операция записи управляющего слова или чтения слова состояния, на выходе элемента НЕ-И-НЕ 18 формируется управляющий сигнал, который поступает на синхровход триггера 22. В момент времени тз, соответствующий завершению этапа записи управляющего слова или чтения слова состояния передним нарастающим фронтом этого сигнала диаграмма г, фиг. 4), снимается сигнал разрешение передачи данных на выходе триггера 22 (диаграмма д, фиг, 4), который устанавливается в состояние логической единицы, А в момент времени 1 с приходом очередного сигнала запроса передачи данных от второго запоминающего устройства 10 формата "Б" происходит активизация сигнала разрешение передачи данных. Высокий уровень сигнала на выходе триггера 16 диаграмма в, фиг. 4) означает готовность второго блока 8 управления памятью к обмену информацией с микропроцессорной магистралью для передачи ее второму запоминающему устройству 10 формата "Б". Сигналы на первом и втором выходах узла 17 совпадения используются для снятия сигнала готовности после выполнения операций чтения и записи байта данных, Запись и чтение байта данных сопровождается уменьшением содержимого регистра 21 на единицу, После того, как будет прочитан или записан весь блок данных, на выходе регистра 21 формируется сигнал длительностью, равной длительности сигнала разрешения передачи данных. поступающе2001431 17 510 20 25 30 35 40 50 го на синхровход этого регистра Гдиаграмма ж, фиг, 4), Госле каждого цикла передачи блока данных состояние регистра 21 перепрограммируется. Сигнал с выхода регистра 21 поступает на вход конца блока данных второго запоминающего устройства 10 формата "Б", эктивизируя сигнал на синхровыходе второго запоминающего устройства 10 формата "Б" (диаграмма з, фиг, 4), который используется в качестве синхронизации при работе с микропроцессорной магистралью, Этот сигнал поступает на первый вход элемента НЕ-ИЛИ-НЕ 20, являющегося третьим входом логического условия второго блока 8 управления памятью и на синхровход блока б синхронизации. Гройдл через Формула изобретения 1. УСТРОЙСТВО ДЛЯ УГ 1 РАВЛЕНИЯ ОГзМГНОМ И 11- ФОРМАЦИЕЙ МЕ,КДУ ЭВМ И ВНЕШНИМИ ЗАГО. миндющими устРОЙстодми, содержащее блок приема передачи и индикации. блок памяти, блок микропрограммного управления, первый блок управления памятью, причем первый информационный вход-выход, первые информационные входы и выходы блока приема-передачи и индикации являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу-выходу ЭВМ, информационному выходу пульта ввода информации и информационному входу устройства отображения информации, первый информационный вход-выход, первый выход и первый вход логического условия первого блока управления памятью являются входом-выходом, входом и выходом устройства для подключения соответственно к информационному входу- выходу, к управляющему входу и выходу первого запоминающего устройства, при этом первый и второй выходы блока микропрограммного управления соединены соответственно с входами чтения и записи блока памяти и блока приема-передачи и индикации, отличающееся тем, что, с целью улучшения основных эксплуатационных характеристик и расширения области применения за счет возможности осуществления работы с разнофпрлятными запоминающими устройствами, в него введены блок синхронизации, шинный формирователь данных, шифратор управления, второй блок управления памятью, причем первый информационный вход-выход шинного формирователя данных соединен с информациоиым входом второго блока управления памятью и являегся оходолг-выходол устройства для подключения блок 1 пп.":онизаци, этот сигнал поступает на старший разряд шины данных и затем б;о ом 3 микропрогралмного управления анализируется его бит состояния, Если его знацение соответствует потенциалу логического нуля, то это свидетельствует о завершении выполняемой операции, Затем программно осуществляется установка сигнала в исходное состояние, и программа переходит к выполнению следующей операции.(5 Б) Техническое описание СМ 1803,01 1320 015. Т.О., разработка ИНУЭМ.Техническое описание индикатора РИ 1-618461.252.007, разработка МНИИПА. к информационному входу-выходу второго внешнего запоминающего устройства, адресный выход блока микропрограммного управления соединен с адресными входами первого блока управления памятью, блока памяти, дешифратора управления, блока приема-передачи и индикации и является выходом устройства для подключения к адресному входу второго запоминающего устройства, третий выход блока микропрограммного управления соединен с вторым входом логического условия первого блока управления памятью, с первым входом логического условия второго блока управления памятью, с разрешающим входом блока памяти, с первым упрэвляющилс входом блока приема-передачи и индикации и является выходом устройства для подключения к входу записи второго запоминающего устройства, четвертый выход блока микропрограммного устройства соединен с третьим входом логического условия первого блока управления памятью вторым входом логического условия второго блока управления памятью, управляющим входом дешифраторэ управления, первым разрешающим входом блока синхронизации, вторым управляющим входол блока приема-передачи и индикации и является выходом устройства длл подклгэчения к входу чтения второго запоминающего устройства, синхровход блока синхронизации соединен с третьим входом логического условия второго блока управления памятью и является входом устроиства для подключения к "инхровыходу второго запоминающего устройства, первыи выход дешифратора управления является вь;ходом устройства для подключения к входу выборки второго запоминающего Усг 1 ойства, первый выход второго блока