Арифметическое устройство

Изобретение относится к вычислительной технике и может быть использовано для построения арифметическихустройств ЦВИ.Цель изобретения - расширение области применения за счет блокировКипоступления на выход промежуточныхрезультатов вычисления,На чертеже представлена схема10арифметического устройства.Арифметическое устройство содержитсумматор-вычитатель 1, квадратор 2,сумматор-вычитатель 3, коммутатор 4,сдвиговый регистр 5, блок 6 элементов И, информационные входы 7 и 8устройства, выход 9 устройства, вход10 кода операции устройства, первыйтактовый вход 11 устройства, элементИПИ 12, элементы И 13-16, элементыНЕ 17 и 18, элементы ИЛИ 19 и 20,триггер 21, второй 22 и третий 23тактовые входы устройства,Арифметическое устройство выполняет операции сложения, вычитания иумножения при кодах на входе 1 О кодаоперации соответственно 01, 00, 11.При операции слохения сумматорывычитатели 1 и 3 установлены в режим, суммирования кодом входа 10 черезединичный вход триггера 2 1, Коммутататор 4 обеспечивает передачу данныхна выход с первого сумматора-вычита: теля 1, так как на его управляющийвход поступает единица с входа 10о35через элемент НЕ 18, Операнды, пос тупающие на входць 7 и 8, суммируютсяв сумматоре-вычитателе 1 и через коммутатор 4 сумма записывается в первомтакте в сдвиговый регистр 5, на его .40вход записи поступает первьш тактовыйимпульс с входа 11 через элементИЛИ 19. Результат вычисления поступает на выход 9 устройства через блок 6 элементов И, так как на его вход поступает единица первого тактового им" пульса через элементы ИЛИ 19, И 16 и ИЛИ 20,При выполнении операции вычитания устройство работает аналогично, за исключением того, что сумматоры-вычитатели 1 и 3 устанавливаются в режим вычитания кодом входа 10 через элемент НЕ 17 и нулевой вход триггера 21.При операции умножения произведение умножения вычисляется по формуние аналогично рассмотренным ранее,С началом операции на входах 11, 22и 23 устройства последовательно повремени появляются тактовые импульсы.Первый тактовый импульс проходит через элемент ИЛИ 19 и поступает навход записи сдвигового регистра 5, атакже проходит через элемент ИЛИ 12и элемент И 15, поскольку на второмвходе элемента И 15 присутствует потенциал логической "1" с входа 10.Данный сигнал с выхода элемента И 15поступает на счетный вход триггера 21и переводит его в противоположноенулевое состояние,Таким образом, первоначально сумматоры-вычитатели 1 и 3 работают врежиме сложения. Полученная сумма(а + Ь) через квадратор 2, сумматорвычитатель 3 и коммутатор 4 поступаетна сдвиговый регистр 5, где записывается промежуточный результат (а+Ь) .После чего, так как триггер 21 приведен в нулевое состояние, сумматорвычитатель 1 Формирует значение(а-Ь), которое проходит через квадратор 2 на вход сумматора-вычитателя3, где вычитается из величины, записанной в сдвиговом регистре 5, и потактовому импульсу, поступающемучерез элемент И 13, так как на егодругом входе имеется потенциал логической единицы с входа 10, и элементИЛИ 19 на вход записи сдвиговогорегистра 5, результат (а+Ь) в (а-Ь)записывается в данный регистр. Второйтактовый импульс также переводит сумматоры-вьчитатели 1 и 3 в режим сложения, пройдя по цепи; элемент ИЛИ12, лемент И 15, счетный вход триггера 21.По третьему тактовому импульсу,поступающему через элемент И 14, навход сдвига сдвигового регистра 5,происходит сдвиг на два разряда вправо значения, записанного в сдвиговомрегистре 5, что соответствует делениюна четыре, и полученное произведениепоступает на выход 9 устройства, таккак на другой вход блока 6 элементовИ поступает сигнал через элементыИ 14 и ИЛИ 20.Формулаизобретения Арифметическое устройство, содержащее два сумматора-вычитателя, квадо ратор, коммутатор, сдвиговый регистр,1425656 Составитель А, КлюевРедактор Г. Гербер Техред М.Ходанич Корректор С. Черни Заказ 4770/46 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 триггер, два элемента НЕ, три элемента И и .три элемента ИЛИ, причем первыйи второй информационные входы устройства соединены с соответствующими информационными входами первого сумматора-вычитателя, выход которого соединен с первым информационным входом коммутатора и входом квадратора, выход второго сумматора-вычитателя 10 соединен с вторым информационным входом коммутатора, выход которого соединен с информационным входом сдвигового регистра, выход которого соединен с первым информационным входом сумматора-вычитателя, второй информационный вход которого соединен с выходом квадратора, первый тактовый вход устройства соединен с первыми входами первого и второго элементов ИЛИ, второй тактовый вход устройства соединен с вторым входом первого элемента ИЛИ и первым входом первого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, 25 выход которого соединен с входом разрешения записи сдвигового регистра, третий тактовый вход устройства соединен с первым входом второго элемента И выход которого соединен с вхоУ30 дом разрешения сдвига сдвигового регистра, вход первого разряда входа кода операции устройства соединен с вторыми входами первого и второго элементов И и с первым входом третье/ го элемента И, выход которого соединет со счетным входом триггера, выходкоторого соединен с управляющимивходами первого и второго суммато"ров"вычитателей, вход второго разря"да входа кода операции устройстьасоединен через первый элемент НЕ свходом установки в "0" триггера,вход первого разряда входа кода операции устройства соединен через в о-:рой элемент НЕ с управляющим входомкоммутатора, о т л и ч а ю щ е е с ятем, что, с целью расширения областиприменения за счет блокировки поступления на . выход промежуточных результатов вычисления, оно содержит блокэлементов И и четвертый элемент И,причем вход первого элемента НЕ соединен е входом установки в " 1" триггера, выход первого элемента ИЛИ соединен с вторым входом третьсго элемента И, выход второго элемента Исоединен с первым входом третьегоэлемента ИЛИ, выход которого соединен с первым входом блока элементов И,второй вход и выход которого соединены соответственно с выходом сдвигового регистра и выходом устройства,выходы второго элемента ИЛИ и второго элемента НЕ соединены соответственно с .первым и вторым входами четвертого элемента И, выход которогосоединен с вторым входом третьегоэлемента ИЛИ,