Патенты с меткой «операционное»

Номер патента: 436727

Опубликовано: 25.07.1974

Авторы: Крупенков, Окунев

МПК: B23Q 7/02

Метки: магазинное, операционное

...одна из заготовок 2 находится против позиции 6 обработки.Количество сателлитов и соответственно кссе, аиесо заооок в каждой кассете выбирают,в зависимости от диаметра заготовки 2 при условии максимального заполнения объема корпуса магазина 4. Длины делительных окружностей центрального колеса 3 и сателлитов 5 подбирают так, чтобы на сателлите 5 окружность была разбита на число частей, равное числу заготовок (в данном случае смесь частей), а длина окружности центрального колеса была бы некратна количеству этих частей на сателлитах (в данном случае двадцать четыре части),Таким образом, одни и те же точки окружности центрального колеса и сателлитов со 1прикасаются через - 35=7 оборотов водила,51где - часть окружности, на которую ну5повернуть...

Номер патента: 488219

Опубликовано: 15.10.1975

Авторы: Луговой, Соболевский

МПК: G06G 7/12

Метки: операционное

...Т. Курилко Корректор А. Дзесова Редактор Б, Ианк саз 141/1 Изд.1881 сударственного комитет по делам изобретений Москва, )К, РаушскаПодписное Тираж 679Совета Министров ССоткрытийнаб., д. 4/5 ИИПИ Типография, п пунова,ходом повторителя тока и нулевой шиной устройства. Выход повторителя тока 2 соединен также со входом повторителя напрюкения 4, с выхода которого снимается выходное напряжение устройства Увы, Между выходом повторителя напряжения 4 и входом повторителя тока 2 включены параллельно соединенные резистор 5 и конденсатор 6. Вход второго повторителя напряжения 7 соединен со входом повторителя тока 2, первый выход - с шиной нулевого потенциала, а второй выход - с управляющим входом повторителя тока 2.Предлагаемое операционное...

Номер патента: 525098

Опубликовано: 15.08.1976

Авторы: Завьялов, Кузнецов, Лезин, Мараховский

МПК: G06F 15/20

Метки: операционное

...15Оно содержит обменную шину 1, реверсивный счетчик-регистр 2, арифметико-логический блок 3, сдвигатель 4, сверхоперативнуюпамять 5, блок управления 6.Операционное устройство предназначено 20для выполнения следующих микроопераций:СОП (А) - -в. каналРгЕ ь канал -РС,РгСдВ Р,. ЕС ОП(А) МО РЕО РСР т + 1 + канал - -Рг Сгр 1; - 1 + каналР Сг г ДВСдвинуть содержимое сдвигателя 4 влево на один разряд,6Сдвинуть содержимое сдвигателя 4 вправо на один разряд.При выполнении микроопераций:СОП (А) -канална обменную шину 1выставляется содержимое адреса А сверхоперативной памяти 5;РЕ ь каналР С " выполняетсянекоторая операция Ь (одна из операций арифметико-логического блока 5) над содержимым 10реверсивного счетчика-регистра 2 и обменной шины 1 с...

Номер патента: 543937

Опубликовано: 25.01.1977

Авторы: Репетюк, Хаскин

МПК: G06F 7/38

Метки: матричное, операционное

...деления сигнал с инверсного выхода 12 каждой предыдущей строки подается на входы 9 и 11 предыдущей строки, При выполнении умножения результаты с выходов 13 первых сумматоров каждой строки, кроме первого сумматора первой строки, подаются на входы 10 первой строки, т.е, результат с выхода 13 второй строки подается на вход 10 первого сумматора первой строки, результат с выхода 13 третьей строки - на вход 10 сумматора первой строки и т.д.Операнды при сложении подаются на входы 8 и 10, код настройки на входы 8 и 9, При этом в разряды матрицы, расположенные в первой строке, на входы 8 и 9 подаются коды ф 1" и фОф, соответственно, а на остальные входы 8 и 9коды "0. Таким образом, результат сло жения образуется на выходах сумматоров первой...

Номер патента: 547699

Опубликовано: 25.02.1977

Автор: Волгин

МПК: G01R 17/06

Метки: напряжение, операционное, параметров, преобразования, цепей, электрических

...напряжения. Неинверсные повторители 7 напряженияимеют ко. ффициенты передачи близкие к единице.Инверсньгй усилитель 8 имеет коэффициент усиле.Ння намного больше единицы, МногоэлемептньгйДВухлолнх.ник присоединен к высокопотенциальНому выходному зажиму 9 первого повторителя иВ низкопотенциальному выходному зажиму 10 усиЛйтеля 8.Работа устройства осуществляется следующимНбразом.Прямо пропорционзльные имледзнсы 4 под 19 Почены к входам повторителей 7. ТокозадаюшаяЦеь 2, содержащая обратно пропорционзльньгй имН 6 Данс 5, подключена ко входу усилителя 8. Паде 11 И 6 напряжения на 1-том прямо пропорциональномИМпедансе 4 и напряжение на выходе -того повто.19 Теля 7 определяются соответственно выраже 1 Нямиу, Ц(1+1)1(; Е(ЮГДе 2; и Уь 1 -...

Номер патента: 618740

Опубликовано: 05.08.1978

Авторы: Дюкова, Кузин

МПК: G06F 7/38

Метки: многоканальное, операционное

...коммутатора соединен непосредственно со входом первого коммутатора и входами единичного элемента И управляющего триггера и второго элемента НЕ,10 0 фС каждым поворотом текущее значениекоординат вектора определяется выражениями (5) и (6)( фЧ +с Х 2 . (6)Из приведенных выражений (3) в (6).видно, что для получения текущихкоординат необходимо к предыдущемузначению прибавить или вычесть изнаго сдвинутое значение ординатыили абсциссы, а управление вычислительным процессом осуществляется познаку, угла О(.,Перед началОм работы угол и координаты исходного вектора записываются в триггеры 15,19 и 23. Информацияиз регистра 5 переписывается в триггер 1. Из памяти машины константасчитывается в триггер 8. Затем содержимое триггера 6 без сдвига...

Номер патента: 697997

Опубликовано: 15.11.1979

Авторы: Доброхотов, Иванов, Котельников, Холманских, Шапетько

МПК: G06F 15/06

Метки: операционное

...схема устройства представленана чертеже.Операционное устройство содержит блок 1дешифратора команд, блок 2 синхронизации,блок 3 управления, регистр 4 первого операщарегистр 5 второго операнда, первый коммута.тор 6, блок 7 буферной памяти, сумматор 8,второй коммутатор 9, датчик 10 параметровсдвита, регистр 11 результата, преобразователь12 порядка расположения разрядов, первый13 и второй 4 дешифраторы, формироватепь15 кода границы поиска, первый эпсментИ 16, регистр 17 номера приоритегного разряда, второй 18 и третий 19 эпементы И,командный 20 и информационный 21 входы.Операционное устройство работает спелую.щим образом.Операция "ШифрацияКоманда "Шифрация в сопровождении сигнапа "Команда готова" принимается в блок...

Номер патента: 705444

Опубликовано: 25.12.1979

Авторы: Бибик, Горштейн, Пивненко, Сахин

МПК: G06F 15/00

Метки: многоканальное, операционное

...адресов определяется по сигналу сравнения, вырабатываемому блоком 15. Адрес опережает операнд натакт. Если комплект операндов выработан по адресам, а операнды в следующем такте не появились,то сигнал комплекта исчезает и команда продолжает собирать свои операнды, Приналичии нескольких комплектов операндрв узел 12 устанавливает очередность исполнения команд. Например, по порядку их прихода, По сигналу комплекта операндов коммутатор 9 подключает регистры блока 16, содержащие .операнды данной команды илиподготовленные для нх приема, к входу блока 2, дешифратора 17, арифметического блока 3, а коммутатор10 пропускает код операции на входблока 2 и адрес результата - на вход узла 11. Так как адрес опережает операнд на такт, то...

Номер патента: 788105

Опубликовано: 15.12.1980

Авторы: Антонов, Черкасский

МПК: G06F 7/38

Метки: двух, массивов, операционное, произведений, суммирования, чисел

...происходит суммирование результатов умножения (и)-й и (и) пары операндов.На чертеже представлена функциональная схема, операционного устройства.Операционное устройство для обработки массивов чисел содержит регистр опреанда 1 числа35 Х, регистр 2 операнда числа У, первый блбк 3 умножения, блоки 4 и 5 промежуточной памяти (для эаломинания двух двоичных чисел поразрядных сумм), блоки 6 и 7 промежуточной памяти40 (для запоминания двух двоичных чисел поразрядных переносов), второй блок 8 умножения, первый регистр 9 промежуточных результатов, второй регистр О промежуточных результатов, первый сумматор 11, третий регистр 12 промежу. точных результатов, второй сумматор 13, регистр 14 результата.Работа устройства начинается с одновременно....

Номер патента: 809189

Опубликовано: 28.02.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 15/00

Метки: операционное, процессора

...этого кода с выхода селектора 3 первого операндана первый вход блока 6 формирования микроприказов регистров. На втором управляющем входе 8 вырабатывается код, обеспечивающий подачу содержимого 1-го регистра 26 через селектор 4 второго операнда на вход второго операнда арифметнко-логического блока 1 и подачу знакового разряда этого кода на второй вход блока 6 формирования микроприказов регистров. На третий,.четвертый и пятый входы 10 - 12 устройства подаются сигналы, поэтому для суммирования в а риф мети ко-логическом блоке 1 подается первый операнд (содержимое регистра 26;) прямым кодом, а вместо второго операнда (содержимое регистра 26) подаются единицы во всех разрядах, На седьмом управляющем входе 9 вырабатывается код,...

Номер патента: 1022176

Опубликовано: 07.06.1983

Автор: Попов

МПК: G06G 7/12

Метки: операционное, усилительное

...40 являетСя первым входомустройства, первый вывод вторичной обмотки разделительного трансформатора через разрядный резистор соединен с шиной нулевого потенциала, первый вывод мас штабного резистора соединен с первым выводом ограничительного элемента, введены празделительно-ограничительных блоков, соединенные последовательно генератор периодического напряжения, формирователь импульсов, сумматор, генератор тока, причем в разделительный трансформатор каждого разделительно-ограничительного блока введена дополнительная обмотка, в каждом разделительно-ограничительном блоке первый вывод вторичной обмотки соединен с вторым выводом масштабного резистора, второй вывод ограничительного элемента подключен к шине нулевого потенциала, первичная...

Номер патента: 1070542

Опубликовано: 30.01.1984

Автор: Склема

МПК: G06F 7/00

Метки: однобитовое, операционное

...24,25 и 26 кода опера ции, первый и второй синхровходы 27 и 28, информационный выход 29.Вход, сброса триггера 1 соединен с выходом элемента 11, первый вход которого соединен с входом 7 устройства, а второй вход - с выходом элемента 12, первый вход которого соединен с входом 25 устройства, а второй вход - с первым входом элемента 13 и входом 27 устройства. Второй вход элемента 13 соединен с входом 24 устройства и первым входом элемента 14, второй вход которого соединен с входом 28 устройства и первым входом элемента 15, второй вход которого соединен с входом 26 устройства. Выход элемента 14 соеди нен с первым входом элемента 23 и первым входом элемента 18. Второй вход элемента 23 соединен с первыми входами элементов 19-21 вторым входом...

Номер патента: 1107128

Опубликовано: 07.08.1984

Автор: Фрадкин

МПК: G06F 15/00

Метки: мультимикропроцессорной, операционное, системы

...первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен с третьим информационным входом второго коммутатора, выход которого соединен с первым инФормационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первыминформационным входом третьего коммутатора, второй информационныйвход которого соединен с выходомарифметико-логического блока, введенблок модификации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы -с управляющим входом устройства, авыходы элементов И группы соединеныс вторым информационным входом дешифратора кода микрокоманды, первыйи второй входы...

Номер патента: 1113805

Опубликовано: 15.09.1984

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 15/00

Метки: операционное

...входом второй группы 2 р-годвухбитного операционного блока,вторые входы р элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и р элементов И второйгруппы подключены к одному из входовкода операции устройства, остальныевходы кода операции устройства подключены к управляющим вхоцам мультиплексора, первый информационный входвторой группы (2 р)-го двухбитногооперационного блока подключен к шиненулевого потенциала,На фиг. 1 представлена функциональная схема предложенного устройства; на фиг. 2 - структурная схемадвухбитного операционного блока.Устройство содержит двухбитныеоперационные блоки 1, вход 2 переноса и сдвига вправо, выход 3 перено(см. фиг. 2) выполняет арифметический,логические, регистровые функции. Данные от вневаих источников (тахих...

Номер патента: 1124292

Опубликовано: 15.11.1984

Авторы: Дюков, Дюкова, Кузин, Новак

МПК: G06F 7/544

Метки: многоканальное, операционное

...выход которого соединен с единичным входом1124292 5триггера двойных итерацией и счетным входом счетчика итераций, первый управляющий вход которого соедине с единичным выходом триггера двойных итераций второй управляю щий вход счетчика итераций соединен с выходом блока выбора операций, управляющий выход которого соединен1с входом блока синхронизирующих импульсов, выход блока выбора опера ций соединен с управляющими входами коммутатора сигналов сдвига. и блока формирования адреса констант, выход которого соединен с девятым выходом блока управления, пятый вы ход которого соединен с четвертым входом трехступенчатого коммутатора, причем блок формирования знака опе-. рации содержит коммутатор знаковых разрядов, первый и второй триггеры - 20...

Номер патента: 1164719

Опубликовано: 30.06.1985

Авторы: Бобков, Тихомиров, Черняковский, Шиллер

МПК: G06F 15/00

Метки: микропроцессора, операционное

...управляющие входы коммутатора и регистра режима подключены к выходу дешифратора микроопераций, пятый вход дешифратора микро- операций, четвертый вход блока расширения разрядности и второй вход блока формирования рабочего цикла подключены к выходу регистра режи79 4мацией соединены с.выходом регистра управляющего кода.На чертеже представлена блок-схема предлагаемого устройства.Схема содержит буферный регистр, регистр .2 состояний, сумматор 3, второй буферный регистр 4, коммутатор 5, регистр 6 результата, блок 7 регистров общего назначения, .блок 8 обмена информацией, регистр 9 микро- команд, дешифратор 10 микрокоманд, регистр 11 управляющего кода, блок 12 синхронизации, внутреннюю магистраль 13, выход 14 состояний, информа.ционный...

Номер патента: 1198532

Опубликовано: 15.12.1985

Авторы: Беляускас, Валаткайте, Светикас

МПК: G06F 15/00

Метки: вычислительной, микропроцессорной, операционное, системы

...элементов 8 соединены соответственно с выходами 14 поляопределения кода операции и выходами15 Констант блока 1 микропрограммного управления. Схема ускоренного переноса соединена по входу с выходом13 поля переноса блока 1 микропрограммного управления и с выходами 11и 12 ускоренного переноса всех секционированных микропроцессорных эле"ментов 8. Выходы схемы ускоренногопереноса соединены соответственно5 О 5 20 25 30 35 45 55 с входами переноса секционированных микропроцессорных элементов 8, начиная со второй секции, и с входом 1 б блока 1 микропрограммного управления.Операционное устройство микропроцессорной вычислительной системы работает следующим образом.Работа устройства синхронизируется сигналом, поступающим через синхровход 17....

Номер патента: 1254470

Опубликовано: 30.08.1986

Авторы: Блинова, Дрофа, Луцкий

МПК: G06F 7/49

Метки: конвейерное, операционное

...двенадцатого разряда первого регистра 1 поступает разряд суммы Б, из предыдущего (1 -1)-го разряда устройства на входы тринадцатого и четырнадцатого разрядов первого регистра 1 поступают разряды множителя С, С , на входы первого и второго разрядов регистра 22 из предыдущего ( -1)-го разряда устройства поступаю;- разряды множимого ь и 5(при условии, что второй регистр 22 тактируется, т.е. начинается новая операция умножения, иначе во втором регистре 22 уже хранятся соответствующие разряды множимого). В зависимости от сигналов П, и П на входы одноразрядного двоичного сумматора 4 через четвертый и пятый элементы ИПИ 1 б, 17 поступают либо ои 6(П = 1, т,е. производится операция суммирования), либо Б (рэзряд суммы частичных произведений) и...

Номер патента: 1339546

Опубликовано: 23.09.1987

Автор: Смирнов

МПК: G05B 23/02, G06F 7/00

Метки: операционное, самоконтролем

...а именно;чем больше арифметических блоков контролируется, тем вьппе достоверность контроля всего 10 модуля 1.При организации параллельного функционирования рабочих арифметических блоков 8 входная информация . с первых информационных входов опе рационного устройства через соответствующие элементы И 4 (где К = 1, 2,3) и ИЛИ 7 поступает на входы арифметических блоков 8, с выходов которых информация через элемен.20 ты И 13и 16поступает на . входы соответствующих элементов И 28 и 29, и, поскольку с управляющего входа 6 подается "0", блокирующий элемент И 29, информация с выхода 25 элемента И 16, через элементы И 28и ИЛИ 31 выдается на первые информационные выходы операционного устройства. В этом случае в операционном устройстве может...

Номер патента: 1367012

Опубликовано: 15.01.1988

Авторы: Белецкий, Карась, Кузнецова, Кулик, Павлусенко, Семенов, Шуфчук

МПК: G06F 7/38

Метки: операционное

...Р -Р, равен "0" (число 1 ОР-Р положительное), то на выходах1 и 2 блока 16 управления формируютсясоответственно "0" и "1", приводя ксдвигу М .,Если знак Р -Рр равен "1"число Р-Рр отрицательное), то на 15выходах 1 и 2 блока 6 управленияформируются соответственно "1" и "0",приводя к сдвигу М. Сдвиг М ц или Мосуществляется вправо на число разрядов, равное модулю значения Р-Рр. В 20АЛУ 6 Формируется соответственно сумма или разность мантисс М и Мпоступающих с выходов сдвигателей 4и 5Результат с выхода АЛУ 6 черезкоммутатор 9 поступает на входы шифратора 10 числа нулей и нормализаторНа выходе шифратора О формируется код, равный числу последовательных нулей, начиная со старшего разряда входного слова, 30Этот код поступает на второй...

Номер патента: 1425655

Опубликовано: 23.09.1988

Авторы: Нелуп, Сабельников, Семотюк

МПК: G06F 7/38

Метки: операционное

...одиниз входов блока 7 элементов И, на выходе блока 8 па 55 мяти, под управлением счетчика 9 в 1-ом такте работы появляется соотВе тствующе е значение маски и по ступает на другой вход блока 7 элементов И и третий информационный вход мультиплексора 4.Таким образом, на один вход арифметико-логического блока 2 поступает сдвинутый замаскированный код, а на другой - замаскированный код. В арифметико-логическом блоке 2 происходит их сложение и полученный результат записывается в накапливающий регистр 1.По окончании последнего такта работы в накапливающем регистре 1 получено двоичное число, которое соответствует количеству единиц,в исследуемом коде,Для произвольной длины двоичндго кода и количество тактов работы по подсчету числа единиц в...

Номер патента: 1467559

Опубликовано: 23.03.1989

Авторы: Поваров, Попов, Пылаев

МПК: G06G 7/12

Метки: операционное, усилительное

...к появлению на его вы-. ходе узких импульсов (фиг,2 д), гене О рируемых дополнительным формирователем 14 импульса по переднему фронту его выходного сигнала. Эти короткие импульсы, проходя через элементы ИЛИ 20 и И 21, в каждом из разрядных 15 блоков 15 вызывают замыкание ключа 16 и, следовательно, к появлению дополнительной разрядной цепи протекания тока от генератора 1 через ключ 16 и разрядныч резистор 17. Появле ние этой цепи влечет за собой более быстрое насьпцение магнитопровода разделительного трансформатора 6 в первом разделительно-ограничитель,. ном блоке 5. 25Как только ток через дополнительную разрядную цепь достигнет величины, достаточной для насьпцения магнитопровода трансформатора 6, на выходе фазоинвертора 18, входным...

Номер патента: 1481740

Опубликовано: 23.05.1989

Авторы: Белецкий, Кулик, Павлусенко, Семенов, Твердохлеб, Чемерис

МПК: G06F 7/38

Метки: операционное

...и записывается в нем по сигналу, поступающему с выхода 30. По окончании импульса на выходе 39 появляется "1" на выходе 40, которая формирует на выходах 27 код 10010, поступающий на управляющий вход АЛБ 7, включая его в режим суммирования, С выхода регистра 1 на первый 40 6вход коммутатора 2 поступает значение О, 5 х, где х - э нач ение, хранимое регистром 1, Ня второй вход АЛБ поступает значение делителя 0,5 в, Умножение числа 0,5 на х,в осуществляется в результате сдвига х,в на один разряд вправо, В результате на выходе АПБ 7 Формируется значениех - 0,5 (ах-в)(0,5 а 1 доп ф х + 0,5 н,где 0,5 адоп - значение числа0,5 а в дополнительном коде,В первоначальный момент времених=в. С течением времени на выходеАПБ 7 сформируется значение.х т...

Номер патента: 1531089

Опубликовано: 23.12.1989

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: G06F 7/38

Метки: арифметическое, операционное

...единиц в двоич -ном коде осуществляется только надкодами, поступающими по первому информационному каналу 8, информацияна других каналах 88 я отсутствует, При этом двоичный код Формируется на входных формирователях 2 следующим образом,На (ш) входы входного Формирователя 2, поступает сигнал с уровнем "Лог,О" через первые входы первого мультиплексора 6.На (щ) входах входных формирователей 22 д, подключенных к информационным каналам 88 информация огсутствует, т.е. на них находится уровень "Лог. "О".На в- входы входных формирователей 2 2 д через первые входы второго мультиплексора 7,7 л поступаеткод с первого информационного канала 8.Таким образом, после записи вовходные регистры 3 их содержимое можно представить в виде нулей в...

Номер патента: 1643010

Опубликовано: 23.04.1991

Автор: Бирюков

МПК: A61G 13/00, A61G 15/00

Метки: кресло, операционное

...перемещения и взаимодействия с опорной шайбой 16 и ограничителем20 хода шток 25. Верхние поверхности подлокотников и поры для кисти выполненыпрофильными для удобства рукам хирурга,Операционное кресло используют следующим образом,В процессе операции хирург-сфтальмслог размещается в кресле. Для обеспеченияудобств хирургу проводят следующие манипуляции.Для установки подлокотников 8 и 9 вудобное положение по высоте служат выдвижные стойки 22, для чего ослабляютсяфиксаторы 24 и устанавливаются подлокотники на требуемую высоту. Для обеспечения требуемой жесткости ходаподлокотников (продольного относительно 50кареток 17, а также поворота в горизонтальной плоскости) ослабляют или поднимают фиксаторы 18 и 23,. Руки хирурга располагаются на...

Номер патента: 1734100

Опубликовано: 15.05.1992

Авторы: Махиборода, Яковлев

МПК: G06F 15/00

Метки: векторно-потоковое, операционное

...(тегов) с первого по К-й. Входы констант с первого по К-й второй группы устройства подключены соответственно к вторым информационным входам преобразователей 9 признаков операции (тегов) с первого по К-й, вторые выходы которых подключены соответственно к третьим информационным входам блоков 7 буферной памяти признаков операций (тегов) с первого по К-й. Третьи выходы преобразователей 9 признаков операции (тегов) с первого по К-й подключены соответственно к входам кода операции арифметико-логических блоков 5 с первого по К-й второй группы. Вход синхронизации устройства подключен к входамзаписи/считывания блоков буферной памяти признаков операции (тегов), к входам записи/считывания регистров 8 признаков операции (тегов) ик входам...