G06F 9/32 — формирование адреса следующей команды, например приращение счетчика команд, переход

Номер патента: 217726

Опубликовано: 01.01.1968

Автор: Сапожков

МПК: G06F 9/32, G06F 9/34

Метки: адреса, вычислительных, людификации, машин, электронных

...модификатора, старшие разряды которого хранятся в двоичном счетчике 3. Одноразрядный сумматор 4 предназначен для сложения перекрываемых 5 разрядов относительного адреса и модификатора. Управление записью и считыванием регистров 1 и 2 счетчика 3, а также выдачей сигнала +1 на счетчик 3 из сумматора 4 и запуск сумматора на сложение осуществля ются схемой 5,В регистре 1 хранится относительный адрес.В регистре 2 хранятся младшие разряды мо- дификатора, а в счетчике 3 - старшие, Младшие разряды относительного адреса, не пере крываемые модификатором, остаются без из.менения. В соответствии с сигналами управления со схемы 5 соответствующие разряды модификатора и относительного адреса подаются с регистров 1 и 2 на сумматор 4. Ре зультат...

Номер патента: 233999

Опубликовано: 01.01.1969

Авторы: Ленкова, Мальцев

МПК: G06F 9/32, G06F 9/34

Метки: коммутации, кратныхадресов, разрядов

...схему ИЛИ соединены со входом установки в единичное состояние соответствующего разряда схемы возбуждения адресов. Это позволяет упростить обработку информации. Иа чертеже представлена схема описываемого устройства. Устройство содержит триггер 1 регистра заданного адреса, схемы И 2 - 5, устройство 6 управления, схемы ИЛИ 7 и 8, схему 9 возбуждения адресов, шины 10 и 11 прямой и об ратной подачи адреса. Устройство работаетследующим образом.Высокий уровень прямая подача адресаиз устройства управления 6 по шине 10 поступает на вторые входы схем И 8 и 4, воз буждая схему 9 возбуждения адресов черезсхемы ИЛИ 7 и 8 в соответствии со значением кода триггера 1 регистра заданного адреса.При обратной подаче адреса разрешаюп 1 ий 15 уровень со...

Номер патента: 249057

Опубликовано: 01.01.1969

Авторы: Асцатуров, Кондратьев, Мальцев

МПК: G06F 9/32, G06F 9/34

Метки: адресов, модификации

...изменения адресов реализуется схемой предлагаемого устройства,Выход формирователя 1 потенциала выборки 1-го операнда устройства управления 2 соединен со входами схем И 3 и 4, выход формирователя 5 потенциала выборки 2-го сомножителя устройства 2 соединен со входами схем И б и 7.Единичный выход триггера 8 нечетного разряда произведения соединен со входами схем И 4 и б, нулевой выход этого триггера соединен со входами схем И 3 и 7. Выходы схем И 3 и б соединены со входом схемы ИЛИ 9, выход которой соединен со входами схем И 10, 11 и 12,Выход формирователя 13 потенциала коррекции устройства управления 2 соединен со входом схемы ИЛИ 14 и входом схемы И 10, Выход формирователя 15 потенциала восстановления устройства 2 соединен со входом...

Номер патента: 283687

Опубликовано: 01.01.1970

Автор: Заровский

МПК: G06F 9/26, G06F 9/32, G06F 9/34 ...

Метки: адресов, формирования

...поданным через 20 одну или другую группу вентилей (прямо илисо сдвигом) или с кодами двух соответствующих счетчиков, поданными через разные группы вентилей (один код - прямо, а другой - со сдвигом на й разрядов влево). Номера 25 счетчиков и порядок подачи кодов указываются в индексных разрядах команды. Количество счетчиков определяется сложностью операций, выполнение которых нужно обеспечить. Для выполнения оольшинства операций с матрица мп достаточно иметь три счетчика.283687 Предмет изобретения Составитель Е. И. Иванеева Редактор В. С, Левятов Техред Л. В, Куклина Корректор О. С. ЗайцеваЗаказ 3590/10 Тираж 480 Подписное ЦИИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, 5 К.35, Раушская иаб д....

Номер патента: 395835

Опубликовано: 01.01.1973

Автор: Заровский

МПК: G06F 9/26, G06F 9/32, G06F 9/34 ...

Метки: адресов, модификации

...выходы старших разрядов которого соединены со входами дсшифратора, управляющий вход сдвигающего регистра соединен с первым входом устройства, а сдвигающий вход - со вторым входом устройства.На чсртсжс представлена блок-схема устройства. Она содержит индексные рсгистры 1, элементы И 2, сумматор адреса 3, дешифратор 4, сдвигающий регистр 5, имеющий входыби 7.Устройство работает следующимПсрсд началом вьполнения группынательных команд, в которой встречманды с изменяемыми адресами, вчерез вход б специальной командой ют управляющий код. Прн выполненни каждой команды через вход 7 поступаст управляющий сигнал, осугцествляющнн сдвиг кода на К разрядов. При этом в старших К разрядах регистра оказывается код, соответствующий признаку...

Номер патента: 873241

Опубликовано: 15.10.1981

Автор: Вершков

МПК: G06F 9/32

Метки: команд, формирования

...элементов И 7,триггер 8 которой в предыдущей команде был переключен в 1 ф состояние.При выдаче из устройства информации по полноразрядному направлениюв первой команде ППВ осуществлнетяустановка в 1 состояние триггера21, управляющего группой изэлементов И 6. При этом эти элементы Иоткрываются, а элементы И выдачидругих групп 7 закрываются нулевымсостоянием их триггеров 8. Переключение в ф 11 состояние триггера 21,связанного с группой из 1 элементовИ б, открывает также первый входтретьего элемента И 18. При выполнении в данном случае второй команды ППВ сигнал с первого выхода дешифратора 5 одновременно с установкой 1 состояние триггера внешней выдачи 3 через открытый элементИ 18 производит установку в 1состояние триггера блокировки...

Номер патента: 888121

Опубликовано: 07.12.1981

Авторы: Дворецкий, Назьмов

МПК: G06F 9/32

Метки: адресов, исполнительных, формирования

...кода младших разрядов регистра 1 с нулем, соответственно блок элементов ИЛИ 12 осуществляет логическое сложение кода старшихразрядов регистра 1 с нулем. еТаким образом, значение индексапоявляется на выходах сумматора 5 иблока элементов ИЛИ 12 без изменения.Далее в сумматоре 6 происходитарифметическое сложение значения 5младших разрядов индекса и относительно адреса (смещения ), поступающегоиз регистра 10 через коммутатор 7на вторую группу входов сумматора 6,после чего сформированный адрес фик- Зфсируется в регистрах 8, 9.Аналогично работает устройство,когда в команде присутствует лишьодин признак базирования. В этомслучае управляющий сигнал поступаеттолько на вход 16 устройства, подключая коммутатор 4 и блок элементовИ 14.При...

Номер патента: 932496

Опубликовано: 30.05.1982

Авторы: Дворецкий, Смирнов

МПК: G06F 9/32

Метки: адресов, табличных, формирования, функций

...может быть выполнен, вапример, на триггерах, как рвверсввный счетчик, у которого первыйуправляввай вход - вход +1, втаройуправля 3 саай вход - вход ф+2 ф, а треЮРипеаиб щ дСчетчик адреса обеспечивает прием; информации по одному вз двух щаравленвй: или с адресных входов 12 устройсява, ипв с выходов сумматора, т. а счетчик 8 адреса может работать как регнстр,Регистр сдвща может быть построен,юнример, на тратерах, вж на элемевтах И, но в последнем случае ва его ивхсаах необходмо поставить схемы сфцамятыоф, так как сумматор 3 прадпо-.лагается комбинационного типа.Рассматрюаем работу устройства Формврования исполнительных адресов табличных функций ва пратера реалюацввфункции с монотонно убывакаем модулемпроизводной.В исходном состоянии...

Номер патента: 1092506

Опубликовано: 15.05.1984

Автор: Никитин

МПК: G06F 9/32, G06F 9/50, G06F 9/54 ...

Метки: буферизации, команд, процессора

...с вторым информационным входом блока замещения, второй выход которого подключен к второму информационному входу се лектора, третий информационный вход которого соединен с выходом регистра номера сравнения, выход третьего коммутатора адресов подключен к адресному входу блока памяти признаков 25 действительности, выход буферного регистра адреса соединен с вторым входом второго коммутатора адресов, с третьим входом третьего коммутатора адресов и с вторым входом сумма тора связности, выход блока выработки приращения адреса преднакачки под- . ключен к входувторого слагаемого адресного сумматора, управляющий вход блока выработки приращения адре.З 5 са преднакачки подключен к сигнальному входу устройства, выход элемента И соединен с...

Номер патента: 1174939

Опубликовано: 23.08.1985

Авторы: Леусенко, Шемаров

МПК: G06F 17/14, G06F 9/32

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...длина обрабатываемого массива, тем выше разрешающая способность в частотной области и тем точнее можно получить 55 результаты спектрального анализа.Если проанализировать разряды счетчика, которые коммутирует кажСинхронизатор (фиг,2) содержит счетчик 9, элемент 4 ИИ/ИЛИ 10, элемент 4 ИИ-ЗИ/ИЛИ 11, элемент 2 И-НЕ 12.На временной диаграмме (фиг3) приведены следующие сигналы: ТИ - тактовые импульсы; А 1-А 4 - разрядные выходы счетчика 91 сигналы 13 на втором входе, 14 на первом выходе, 15 на втором выходе, 16 на третьем выходе и 17 на четвертом выходе синхронизатора 1.Принцип работы устройства заключается в следующем.Известно, что адреса пары операндов алгоритма БПФ отличаются информа цией в одном разряде, номер которого соответствует номеру...

Номер патента: 1425667

Опубликовано: 23.09.1988

Авторы: Стальной, Шуцко

МПК: G06F 17/16, G06F 9/32

Метки: адресов, матрицы, формирования, элементов

...а 2 и т,д.После окончания формирования всех адресов матрицы количество адресов равно произведению щ х и, с первого выхода 10 блока 9 вырабатывается55 сигнал конца цикла, устанавливающий регистры 2 и 7 в нулевое состояние, а по следующему тактовому импульсу 5 схема приходит в исходное состояние и на выходе 12 блока 9 формируется сигнал, разрешающий прием следующей команды. Количество тактовых импульсов для формирования адресов массива и приведения схемы в исходное состояние равно (щ х п) + 2.Рассмотрим два варианта формирования адресов массива матрицы щ=З,.п=З, А=10, имеющей вид1 2 34 5 67 8 91, Матрица не транспорнированная Тр=0, на выходе 11 ПЗУ 9 сформированы адреса элементов матрицы: а 1=1, а 2=2, а 3=3, а 4=4, а 5=5, а 6=6, а 7=7, а...