Устройство ранжирования чисел

1425653 записывается на место вызванного впервый буферный регистр, затем следующее по порядку число из блока 6 вызывается во второй буферный регистр,а на его место записывается число изпервого буферного регистра, затем последующему адресу число вызываетсяиз блока 6 в первый буферный регистр,Изобретение относится к вычислительной технике и может быть использовано в устройствах .обработки сигналов радио- и гидролокаторов систеЭ, мах связи и др. 5Цель изобретения - повышение быст ,родействия .при выводе информации безнарушения собственного режима работы оустроиства.На фиг. 1 представлена функциональная схема устройства ранжирования;на фиг. 2 - функциональная схема блока управления; на фиг. 3 - диаграмманапряжений блока управления.Устройство ранжирования содержит15входы 1 анализируемых чисел, блок 2управления, блок 3 сравнения, первыйкоммутатор 4, первый буферный регистр5, оперативный запоминающий блок 6,счетчик 7, генератор тактовых импуль 20сов (ГТИ) 8, второй коммутатор 9,второй буферный регистр 10, вход 11начала работы, вход 12 очистки памя,ти вход 13 конца цикла сравнения,Э25выходы 14 числа, выходы 15 номераранга, вход 16 запроса, входы 17 адреса запроса.Блок 2 управления содержит КБтриггеры 18-20, элемент ИЛИ 21, элементы И 22 и 23, счетный триггер 24,30коммутатор 25, элемент ИЛИ 26, счет"ный триггер 27, Р-триггер 28, элемент И 29, элемент 30 задержки, эле- .мент ИЛИ 31, элемент 32 задержки,входы 33-38, выходы 39-46. 35Работу устройства рассмотрим смомента, когда блок 6 уже заполненданными, размещенными по порядку величины на самом меньшем адресе - самоебольшое число и далее по убыванию. 40На вход 1 поступает анализируемоечисло А. При подаче импульса начала а на его место записывается число извторого буферного регистра и т.д, Таким образом, осуществляется сдвигвсей информации в блоке 6 на однуединицу адреса. Последнее число (самое меньшее) не записывается в блок6 и отбрасывается . 1 з.п.ф-лы, 3 ил .з 14256 в -ю ячейку памяти, тб число, которое было в -й ячейке записываетсяв +1-ю, то, которое было в ь+1-йячейке записывается в +2-ю и т.д, Последнее из чисел (самое маленькое)в память больше не попадает (остается в одном из буферных регистров 5 или 10).Если в начале работы в блок 6 бы О ли установлены нули по всем адресам, то число А с входа 1 сразу же записывается в 1-ю ячейку блока 6, следующее число А)., если оно больше А записывается в 1-ю ячейку, оттеснив 15 А во вторую, если А 1+4., А;, тооно записывается в 2-ю ячейку. Для органиэации режима обнуления блока 6 по входу 12 вводится импульс очистки памяти. При этом блок 2 управ ления переводит коммутатор 4 в положение когда на информационный вход блока 6 подключается логический нуль . и нуль записывается последовательно по всем адресам блока 6. 26Если по входу 16 проходит импульс запроса от внешнего устройства, коммутатор 9 подключает к адресному входу блока 6 адрес запроса с входа 17, и блок 6 по выходам 14 выдает требуе мое число. При этом блок 2 управления блокирует работу устройства.Рассмотрим работы блока 2 управления (фиг.2). Импульс начала работы (пуск) с входа 11 поступает на Б 35 вход триггера 18 (фиг.За) и переводит его в состояние "1" (фиг.Зв). Эта "1" через элемент ИЛИ 21 поступает на элемент И 22 и разрешает прохожде" ние сигналов с выхода элемента И 23, 40 на входы которого поступают импульсы ГТИ 8 (фиг. Зб) и импульс запроса с входа 16. В отсутствии импульса запроса на входе запроса находится логическая 1 импульсы генератора 45 8 проходят через элемент И 23, и при включении триггера 18 эти импульсы проходят и через элемент И 22,а далее через элемент ИЛИ 31 и элемент 32 задержки на восьмой выход (фиг.Зи) . Импульсы генератора 8 с выхода элемента И 22 поступают также на коммутатор 25. Если на выходе триггера 20 находится логический "0", то эти импульсы проходят на шестой выход- блока 2 управления и далее на тактовый вход счетчика 7. Изменение кодового состояния счетчика 7 показано на фиг. За цифрами 0,1,2Предположим, что на адресе 3 сработал блок3 сравнения и логическая "1" с выхода этого блока поступает на вход 3 -вход триггера 20 и запускает его(фиг.Зг). При этом логическая "1"с выхода триггера 20 поступает наК-входы триггеров 24, 27 и 28 и ониразблокируются - начинают работу.Кроме того, эта логическая "1" переводит коммутатор 25 в положение,при котором на шестой выход посту 1.а-ют импульсы триггера 24 (фигЗе),Поэтому счетчик 7, на тактовый входкоторого с шестого выхода блока 2поступают импульсы, работает теперьвдвое реже, т.е. длительность каждого адреса увеличивается вдвое (фиг.Зв),Выход триггера 24 объединяется с выходом триггера 19 в элементе ИЛИ 26,по четвертому выходу блока 2 объединенный сигнал управляет режимамизаписи и считывания в блок 6 ("0"считывание, " 1" - запись, фиг . Зе) .В течение первого цикла считываниязаписи на инверсном выходе триггера28 находится потенциал логической"1" (фиг.Зд), который поступая накоммутатор 4 разрешает доступ на информационные входы П блока 6 входного слова с входов 1,1В конце первого цикла записи втриггер 28 записывается "1" по прямому выходу ("0 по инверсному) и напервом выходе блока 2 будет в дальнейшем "0" (фиг.Зд). Работой коммутатора 4 с этого момента начинаетуправлять триггер 27 по второму выходу блока 2 и по третьему выходу,на который поступает сигнал с элемента И 29. На этот элемент поступаетсигнал с инверсного выхода триггера27 и проходит на выход только привключенном триггере 28 (фиг.Зж и з).Пока не запустился триггер 28 навтором и третьем выходах блока 2 находятся нули, а за;ем (после запускатриггера 28) осуществляется запись информации в блок 6 через коммутатор 4 поочередно с регистра 5 или с регистра 10 (фиг.З). Запись в регистры 5 и 10 должна производиться снекоторой задержкой относительно момента смены адреса. Для этого установлены элементы 30 и 32 задержки.На их выходах импульсы записи по переднему фронту показаны на фиг. Зи и к. Поскольку запись в регистр 5производится с момента пуска, то наэлемент 32 задержки импульсы подаются с элемента ИЛИ 31, т.е. либо тактовые импульсы с элемента И 22, либо импульсы триггера 27 с элемента И 29. Когда заканчивается перебор , адресов, счетчик 7 по выходу переНол иения сбрасывает триггеры 18 и 20 (фиг. 3 л), триггера 24, 27 и 28блокируются и на всех выходах блока 2, 10 (кроме 39) устанавливаются нули. Блок 2 переходит в режим ожидания следующего импульса пуска с входов 1,В режиме очистки(обнуления) блока 6 на четвертый вход блока 2 подается импульс с входа 12 на Я-вход триг-гера 19, На выходе триггера 19 появляется "1", которая переводит коммутатор 4 в положение, когда на входы блока 6 подаются нули. Одновременно та же "1" через элемент ИЛИ 26 вклю,чает режим записи в блок 6 и через ,элемент ИЛИ 21 разрешает подачу так,товых импульсов через элемент И 23, элемент И 22 и коммутатор 25 на шес 25 ф ,той .выход. Счетчик 7 отсчитывает все адреса блока 6 (при этом по ним записываются нули) и по переполне нию сбрасывает триггер 19 в нуль. ,Режим очистки окончен, 30В режиме запроса на пятый вход блока 2 вместо "1" поступает логический "О", элемент И 23 блокируется. Если устройство в этот момент работало, то его работа приостанав- З 5 ливается до конца импульса запроса, ибо тактовые импульсы перестают поступать и на триггеры 24, 27 и 28, и на шестой выход через коммутатор 25 ( чем самым останавливается счет чик 7). Таким образом, импульс запроса может в любой момент остановить работу устройства и запросить данные, которые выдаются сразу же при подаче адреса запроса. 45Формула изобретения1. Устройство ранжирования чисел, содержащее генератор тактовых импуль сов, счетчик, первый буферный регистр, блок сравнения, первый коммутатор, основной блок памяти и блок управления, причем вход начала работы устройства соединен с первым входом блока управления и входом установки в нулевое состояние счетчика, выходы разрядов которого являются выходами номера ранга устройства, входы сигнализируемого числа устройства соединены с информационными входами первойгруппы первого коммутатора и входамипервой группы блока сравнения, входывторой группы которого соединены свыходами разрядов первого буферногорегистра и информационными входамивторой группы первого коммутатора,выходы которого подключены к информационным входам основного блока памяти, выходы которого являются выходами числа устройства и соединены синформационными входами первого буферного регистра, выход . генераторатактовых импульсов соединен с вторымвходом блока управления, первыйвторой и третий выходы которого подключены к управляющим входам первогокоммутатора, выход блока сравнениясоединен с третьим входом блока управления, выход переполнения счетчика является выходом конца цикла сравнения устройства и соединен с четвертым входом блока управления,отличающееся тем, что, сцелью повышения быстродействия,основной блок памяти выполнен в виде оперативного запоминающего блокаи в устройство введены второй буферный регистр и второй коммутатор, причем выходы оперативного запоминающего блока соединены дополнительнос информационными входами второгобуферного регистра, выходы разрядовкоторого соединены с информационными входами третьей группы первогокоммутатора, информационные входычетвертой группы которого соединеныс входом логического нуля устройства, выходй разрядов счетчика соединены с информационными входамн первойгруппы второго коммутатора, информационные входы второй группы которогоявляются входами адреса запроса устройства, а выходы соединены с адресными входами оперативного запоминающего блока, вход запроса устройствасоединен с управляющим входом второ-,го коммутатора и пятым входом блокауправления, шестой вход которогоподключен к входу очистки памятиустройства, а четвертый выход соединен с четвертым управляющим входомпервого коммутатора, пятый, шестой,седьмой и восьмой выходы блока управления соединены соответственно свходом управления записью операпвного запоминающего блока, счетным1425 б 53 О Фиг.2 входом счетчика и сннхро-входами второго и первого буферных регистров. 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит три К 5-триггера, два счетных триггера, Р-триггер, три элемента И, три элемента ИЛИ, ива элемента задержки и коммутатор, причем 10 первый вход блока управления соединен с входом установки в единичное состояние первого КБ-триггера, выход которого соединен с первым входом первого элемента ИЛИ, выход -которого. 15 подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетного триггера, первым входом второго элемента ИЛИ и первым информационным 20 входом коммутатора, второй информационный вход которого соединен с выходом первого счетного триггера, первым входом третьего элемента ИЛИ и счетным входом второго счетного 25 триггера, вход установки в "О" которо- го соединен с выходом второго КБ- триггера, управляющим входом коммутатора, входами установки в "О" первого счетного триггера и Р-триггера и Р-входом 0-триггера, инверсный выход которого является первым выходом блока управления, прямой выход второго счетного триггера соединен с вхдм первг лмна задержки и является вторым выходом блока управления, а его инверсный выход под"ключен к первому входу третьего элемента И, выход которого является третим выходом блока управления и соединен с вторым входом второго элементаИЛИ, второй вход блока управленияподключен к первому входу второгоэлемента И, выход которого соединенс вторым входом первого элемента И,третий вход блока управления соед "нен с входом установки в единичноесостояние второго КБ-триггера, входустановки в 0 которого являетсячетвертым входом блока управления исоедйнен с входами установки в "О"первого и третьего КЯ-триггеров, пятый вход блока управления подключенк второму входу второго элемента И,а шестой - к входу установки в единичное состояние третьего КБ-триггера, выход которого является четвертым выходом блока управления и подключен к вторым входам первого итретьего элементов И, выход третьегоэлемента И является пятым выходомблока управления, выход коммутатораявляется пятым выходом блока управления и соединен с синхровходом Р-триггера, прямой выход которого соединенс вторым входом третьего элемента И,выход первого элемента задержки является седьмым выходом блока управления, выход второго элемента ИЛИ через второй элемент задержки является .восьмым выходом блока управления.1425653 оставитель Е.Ивановаехред И,Ходаиич орректор М.Демчи едактор Г.Герб е Заказ 477 енно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Произв Тираж ВНИИПИ Государст по делам изоб 13035, Москва, Ж-ЗенногетенииРау Подпикомитета СССРи открытийкая наб., д.