Цифровой логарифмический преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 04006 Г 755 3 СК(1 ЮЗ": 1, "; ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИЗОБРЕТЕНИЯ ОПИС ЬИьЛИОТЕЫ: ТЕЛЬСТВУ(57) Изобретенлительной. технпользовано в аствах ЭВМ и сики информации. вычис ть ис- устрой- обработ- ения ситсяожетческихфровоизобр е ме дроб АВТОРСНОМУ С,90142566 является расширение области пр ния за счет возможности вычисл функции от произвольного целог аргумента. Цифровой логарифмич преобразователь содержит входи и выходной 10 регистры, регист нормализованного аргумента, бл выделения старшего разряда, ши 2, сдвигатель 4, два блока 6, ти, блок 8 деления, сумматор 9 распределитель 11 импульсов. П эователь выделяет характеристи лая часть результата) целого д ного числа и формирует из него мализованное значение аргумент которого вычисляется мантисса ная часть) результата. 2 ил., 2=1 од х=1 од (2 У) =К+1 од У; 1,002,0; У-Бо2 =К+1 оя У +21 оя 1пр о т 0+11 ф 2 =К+А: 2 - 1 оя х Аа по11+Ц 2 А=1 оя П, +21 о 1; А,= -2 Ц, 1 ое 1, где 7.р - приближенное значение результата;К - характеристика числа х;П - нормализованное значениеаргумента;П, - опорное значение аргумента У. 45ЦиАровой логарифмический преобразователь, реализующий алгоритм (1) работает следующим образом.Преобразователь начинает вычисление логариАмической Аункции 2=1 оя х по сигналу, поступающему в распределитель 11 импульсов. через его вход.1 аспределитель 11 импульсов вырабатывает последовательность управляющих сигналов. По сигналу с первого выхода распределителя 11 импульсов значение аргумента х поступает в циАровой логарифмический преобразователь через информационный вход 40 Изобретение относится к циАровойвычислительной технике и может бытьиспользовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых Аильтров, гибридных Аункциональ"ных преобразователей.Целью изобретения является расширение области применения эа счетвозможности вычисления Функции отпроизвольного целого аргумента.На Аиг, 1 представлена Функцио-:нальная схема циАрового логариАми"ческого преобразователя; на Аиг. 2временная диаграмма его работы.ЦиАровой логариАмический преобразователь (Аиг, 1) содержит входнойрегистр 1, шиАратор 2, блок 3 выделения старшего разряда, сдвигатель 4,регистр 5 нормализованного аргумента,первый 6 и второй 7 блоки памяти,блок Я деления, сумматор 9, выходнойрегистр 10, распределитель 11 импуль; сов. г 5"ЦиАровой логариАмический преобра зователь обрабатывает целые двоичные числа и вычисление Аункции 2=1 одх ,производит по алгоритму второго регистра 1, По сигналу с второго выхода распределителя 11 импульсов аргумент х в виде щ-разрядного целого положительного двоичного числа поступает на вход блока 3 выделения старшего разряда, на выходе которого вырабатывается сигнал в разряде размещения старшей единицы кода числа х, Этот сигнал поступает на вход шифратора 2, на выходе которого вырабатывается двоичный код характеристики К числа х, Характеристика К представляет собой порядковый номер разряда, содержащий старшую единицу аргумента х, начиная счет с нуля в сторону старших разрядов от младщегоХарактеристика К в качестве целой части результата поступает в 1 старших разрядов выходного регистра 10, Код числа К поступает на вход сдвигателя 4, на другой вход которого поступает код числа х, корый сдвигается на К разрядов вправо (в сторонумладших разрядов). Так как число х = 2" Ур 1П2, тона выходе сдвигателя 4 вырабатывается нормализованный аргумент Ц, код которого записывается в регистр 5 нормализованного аргумента. Код характеристики К в выходной регистр 1 О и нормализованного аргумента У в регистр 5 нормализованного аргумента записывается по сигналу, вырабатываемому на третьем выходе распределителя 11 импульсов.По сигналу с четвертого выхода распределителя 11 импульсов, поступающему на управляющий вход блока 8 деления в последний поступает делитель П + т эс второго выхода регистра 52нормализованного аргумента и величины Ар иэ второго блока 7 памяти по адресу, вырабатываемому на первом выходе регистра 5, На выходе блока 8 деления вырабатывается величинаН+НА / в . По сигналу с пятого выхода распределителя 11 импульсов, поступающему на управляющий вход сумматора 9, в последний поступают велиБ+Цо .инь А(1 " П 2 1 8 1)А,/ -2-Л соответственно с выходов первого блока 6 памяти и блока 8 деления. На выходе сумматора 9 вырабатывается2 Лвеличина Ур = А+ . = 1 ок У, роИ-Ьсв р младших разрядов выходного регистра 1 О по сигналу, вырабатываемомуна шестом выходе распределителя 11импульсов,,5В п-разрядном выходном регистре10. вырабатывается в соответствии салгоритмом (1) результат 2 = 1 оя х,представляющий собой положительноедвоичное число с Фиксированной запятой, при этом целая часть характеристика К) занимает 1 старших разря-,дов, дробная часть размещается вр = п - 1 младших разрядах. Результат2 = 1 оя х поступает на выход цифро- , 15вого логарифмического преобразователяпо сигналу с седьмого выхода распределителя 1 1 импульсов,. а на восьмомвыходе распределителя 11 импульсоввырабатывается сигнал признака оконча-ония вычисления результата.ф о р м у л а изобретенияЦифровой логарифмический преобра- рб зователь, содержащий регистр нормализованного аргумента, первый блок памяти, блок деления, сумматор и выходной регистр, причем выход группы старших разрядов соединен с адресным входом первого блока памяти, выход которого соединен с входом первого операнда сумматора, вход второго опе ранда которого соединен с выходом блока. деления, вход делителя которого соединен с выходом разрядов младшей группы регистра нормализованного аргумента, выход сумматора соединен с входами младшей группы разрядов ин- формационного входа выходного регистра, о т л и ч а ю щ и й с я тем,40 что, с целью расширения области применения за счет возможности вычисления Функции от произвольного целого аргумента, в него введены входнойрегистр, блок выделения старшегоразряда, шифратор, сдвигатель, второйблок памяти и распределитель импульсов, причем вход аргумента преобразователя соединен с информационным входом входного регистра, выход которогосоединен с информационным входом сдвчгателя и информационным входом блокавыделения старшего разряда, выходкоторого соединен с информационнымвходом шифратора, выход которогосоединен с входом старших разрядовинформационного входа выходного регистра и управляющим входом сдвигателя, выход которого соединен с информационным входом регистра нормализованного аргумента, выход группыстарших разрядов которого соединен садресным входом второго блока памяти,выход которого соединен с входом делимого блока деления, вход запускапреобразователя соединен с входомзапуска распределителя импульсов,первый и второй выходы которого соединены с входами соответственно разрешения записи и разрешения считывания входного регистра, третий выходраспределителя импульсов соединен свходом разрешения записи в регистрнормализованного аргумента и входомразрешения записи в старшие разрядывыходного регистра, выходы с четвертого по восьмой распределителя импульсов соединены соответственно с .управляющим входом блока деления,управляющим входом сумматора, входомразрешения записи в младшие разрядывыходного регистра, входом разрешениявЫцачи выходного регистра и выходомокончания вычислений преобразователя,информационный выход которого соединен с выходом выходного регистра.425 б 65 Составитель А. Зоридактор Г.Гербер Техред М,Ходанич ректор И, Ну О6 ж 704 каз 47 сударственного ам изобретений ва, Ж, Рауш и открытиикая наб., д графическое предприятие, г. Ужгород, ул. Проектная, 4 енноПроиэво ВНИИПИ по д 113035, Мо