Устройство адресации памяти

СОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИ аЪБЛИН 9) (1 И 4 С ОбР 9/36 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКО ЕТЕЛЬСТВ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Патент США У 4318175, кл. 364- . 200 р опублик1 982Авторское свидетельство СССР У 999054, кл. С 06 Р 9/36. (54) УСТРОЙСТВО АДРЕСАЦИИ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано прн проектировании специа лизированных ЭВМ с памятью, информационная емкость которой больше адрес.ного пространства процессора. Цельюизобретения является повышение быстродействия за счет аппаратного выборатребуемого блока памяти нз расширенного адресного пространства. Устройство содержит четыре группы элементов И 17, 18, 20, 40, три дешифратора 9, 25, 27, регистр 24, блок 26управления записью-считыванием, эле 1 менты Й 28-31, 39, 41,три элементаИЛИ 32, 33, 42, элемент задержки 34,два блока 37, 38 памяти, два триггера 35, 36, входы и выходы устройства.Указанная совокупность признаков позволяет достигнуть цеди изобретения.,Изобретение относится к вычислительной технике и может быть использовано при проектировании специализированных ЭВМ с памятью, информационная емкость которой больше адресногопространства процессора.Цель изобретения - повышение быстродействия за счет аппаратного выборатребуемого блока памяти из расширенного адресного пространства, 10На чертеже представлена Функциональная схема устройства,Устройство содержит вход 1 старшихразрядов адреса устройства, вход 2адреса, вход 3 младших разрядов адре" 15са, вход 4 разрешения записи, вход 5разрешения считывания устройства,выход 6 адреса устройства, выходы 7выборки блока памяти устройства, вход8 начальной установки устройства, 20входы 9 в . 14 связи между элементамиустройства, информационный вход 15устройства, информационный выход 16устройства, группы элементов И 17 и18, дешифратор 19, группу элементов 25И 20, вход 21 признака первой группыадресов устройства, вхоц 22 признакаизменения номера группы адресов устройства, выход 23 признака ошибки адресации устройства, Регистр 24, дешифратор 25, блок 26 управления записьюсчитыванием, дешифратор 27, элементыИ 28 - 31, элементы ИЛИ 32 и 33, эле"мент задержки 34, триггеры 35 и 36,блоки памяти 37 и 38, элементы И 39,группа элементов И 40, элемент И 41,35элемент ИЛИ 42.Подключение групп блоков памяти кпроцессору осуществляется по приходуна входы 21 и 22 устройства сигналов40признаков смены номера группы, Первымсигналом смены номера группы являетсясигнал возврата из прерывания, по которому осуществляется передача управления от операционной системы Функциональным задачам, Вторым сигналом смены номера группы является сигнал прерывания, по которому осуществляетсяпередача управления операционной системе от Функциональной задачи либо поконцу ее решения, либо по любой изпричин прерывания. При приходе сиг- .нала на вход 22 адрес обращения сгруппы адресных входов устройстваиспользуется как признак, указывающий какой Функциональной задаче конкретно перецается управление. В зависимости от этого адреса вырабаты.вается номер группы блоков памяти и передается в регистр устройства, Приприходе сигнала на вход 21 обнуляет-ся регистр, что обеспечивает адресацию первой группы блоков памяти, содержащих весь комплект программ операционной системы.На выходе 23 вырабатывается сигнал признака ошибки, который появляется в том случае, когда на вход 22поступил сигнал, а адрес на адресныхвходах 13 не являетя адресом ни одной фиксированной ячейки из эонхранения стартовых и текущих адресов.Предполагается, что как ячейкиэоны хранения стартовых адресов, таки ячейки зоны хранения текущих адресов размещены в поле памяти ЭВМ непоследовательно одна за другой, авперемешку с ячейками не относящими"ся к этим зонам. Можно выделить в поле адресов две ограниченные не пересекающиеся друг с другом области,одна иэ которых содержит все ячейкиэоны хранения стартовых адресов, адругая - все ячейки зоны хранения .текущих адресов. Размещение этих областей в поле памяти ЭВМ может бытьпроизвольным, Блок 37 предназначендля того, чтобы определить к какойобласти памяти относится ячейка, адрес которой указан в адресной частикоманды. Для этого в блоке 37 хранятся признаки в виде двухразрядныхслоев трех типов, которые делят полепамяти на области:00 - адрес на входе устройстваотносится к области памяти, содержащей ячейки зоны хранения стартовыхадресов;О 1 - адрес на входе устройстваотносится к области памяти, содержащей ячейки зоны хранения текущих адресов;1 Х " адрес на входе устройстваотносится к областям, содержащим зоны хранения стартовых и текущих ад-.ресов (х=0,1),При считывании из блока 37 признака 1 х во время выполнения командывырабатывается сигнал ошибки на выходе 23. На адресные входы блока 37 подаются старшие разряды адресной константы с адресных входов 1, Блок 37 является предварительным дешифратором, который определяет к какой иэ трех областей памяти относится адресная константа, появляющаяся на вхо1251076 де 1 при выполнении команды Босстанфновление ССП . Для дальнейшей дешифрации, т.е, для определения совпадения этой адресной константы,с конкретным фиксированным адресом какой-либо 5 ячейки из зоны хранения стартовых или текущих адресов, служит блок 38, который осуществляет дешифрацию адресной константы по ее младшим разрядам, поступающим с входа 3 и с выхода бло-О ка 37. При совпадении младших разрядов адресной константы с младшими разрядами адреса какой-либо ячейки зоны хранения стартовых или текущих адресов из блока 38 считывается номер 5 группы блоков памяти, содержащих функциональную задачу, за стартовым или текущим адресом которой произошло обращение, При несовпадении из блока 38 считывается сигнал ошибки. В пер вом случае информация, считанная иэ блока 38, имеет вид ХХХО, где ХХХ - К-разрядный номер группы блоков памяти (К - количество разрядов регистра 24), а О - признак от сутствия ошибки, Во втором случае ин. формация, считанная из блока 38, имеет вид ХХХ 1, где ХХХ - любое К-разрядное число, а 1 - признак ,ошибки, 30 Если в ходе вычислительного процесса возникло прерывание по команде 1 Переход к диспетчерской программе" или внешнее прерывание, то на входе 21 появляется логическая "1", которая подается на второй вход элемента ИЛИ 33. С выхода элемента ИЛИ 33 логическая "1" поступает на вход устаТаким образом, при совпадении адресной константы, появляющейся на адресных входах 1 и 3 при выполнении команды "Восстановление ССП", с адресом какай-либо ячейки зон хранения 35 стартовых или текущих адресов блоки 37,и 38 обеспечивают выработку номера группы блоков памяти, содержащих нужную функциональную задачу. При несовпадении блоки 37 и 38 вырабаты вают признак ошибки,Устройство работает следующим образом.Регистр 24 имеет определенный адрес, который дешифрируется дешифрато ром 27, на первые входы элементов И 28, 29 подаются единичные сигналы. Если на управляющем входе 4 был сигнал Запись , то открываются элементы И 29. На первые. входы элементов 50 И 30 подается логическая "1", и содержимое определенных разрядов входа 5 через элементы ИЛИ 32 записывается в регистр 24.Если на управляющем входе 5 был 55 сигнал "Считывание", то открываются элементы И 28, На вторые входы элементов И 31 подается логическая "1" и на выход 16 поступает содержимоерегистра 24,Наличие в регистре 24 определенного адреса позволяет рассматриватьего как ,активную ячейку памяти и обращаться к ней с помощью адресных инструкций, т.е. программным путем.Допустим, что все разряды регистра24 находятся в состоянии логическогоО . Нулевая информация с выходов регистра 24 поступает на входы дешифратора 25. На первом выходе дешифратора 25 появляется логическая "1", которая подается на вторые входы элементов И 17 первой .группы. Дешифратор 19 по старшим разрядам адреснойконстанты формирует логическую "1"на одном из выходов. Если логическая"1" была сформирована на первом выходе дешифратора 19, то открываетсяпервый элемент И 17 первой группы,обеспечивая выборку первого блокапамяти первой группы.Таким образом, блоки 26 в соответствии с адресной инструкцией, поступающей по адресному входу 2 и содержимому определенных разрядов входа15 под управлением сигналов на управ"ляющих входах, определяют состояниетриггеров регистра 24 и на одном извыходов дешифратора 25 появляетсялогическая "1". Она открывает соответствующие элементы И .7 группы, обеспечивая выборку одного иэ блоков памяти дешифратором 19, состояние которого определяется старшими разрядами адресной константы на входе адреса 13. Выбранный блок памяти является открытым для адресации его ячеекпри помощи младших разрядов адреснойконстанты, поступающей по адресномувходу 6 на другой вход блока.Перед пуском устройства на управляющем входе 8 появляется сигнал"Установка, который поступает напервый вход элемента ИЛИ 33. На выходе элемента ИЛИ 33 появляется логическая "1", которая поступает навход установки в ноль регистра 24 иобнуляет его.076 3 125нонки н коль регистра 24 и обнуляетего,Таким образом, предлагаемое устройство по пуску и по прерыванию вычислительного процесса аппаратно подключает к процессору первую группу блоков памяти, содержащих программыоперационной системы,ФЕсли в ходе вычислительного про- О цесса выполняется команда "Восстановление ССП", то на адресном входе 2 появляется адресная константа, кото" рая содержится в адресной части ко. манды, а на входе 22 появляется логическая "1", которая поступает на вход элемента задержки 1 34, Последни имеет четыре выхода, на которых последовательно появляется пришедшая на вход логическая "1". С первого выхода элемента задержки 34 логическая поступает на установленный вход триггера Э 5 и устанавливает его в еди ничное состояние, С выхода триггера 35 логическая "1" поступает на вход считывания блока 37, на адресные входы которого приходят старшие разряды адресной константы с адресных входов 1, Из блока 37 считывается двухразрядное слово, старший разряд которого поступает на первый вход элемента И 39, а младший разряд - на старший адресный вход блока 38. На остальные адресные входы блока 38 подаются младшие разряды адресной константы с адресных входов 3. С второго выхода элемента задержки 34 логическая "1" поступает йа установочный вход трИг-, гера Эб и устанавливает его в единичное состояние, С выхода триггера 36.40 логическая "1" поступает на вход счи.тывания блока 38. Иэ последнего считывается ( К+1) -разрядное слово, причем -ый разряд этого слова (1 =1 К) подается на первый нход х-го элемента И 40, выход которого соединен с вторым входам элемента ИЛИ 32 1 -го блока 26. Разряд К+1 подается на пер. ный вход элемента И 41, С третьего выхода элемента задержки 34 логическая "1" поступает на вторые входыэлементов И 40 и через элемент ИЛИ32 -го блока 26 записывает содержимое -го разряда слова, считанного из блока 38, в х-ый разряд регистра 24, Таким образом предлагаемое устрой ство по команде "Восстановление ССП" эппаратно подключает к процессору группу блоков памяти, содержащих функциональную задачу, к которой осущес твляется переход по этой команде,Кроме того, логическая с третьего выхода элемента задержки 34 поступает на вторые входы элементов И 39 и 41, выходы которых соединены с первым и вторым входами второго элемента 1 ЛИ 42 соответственно. Если в старшем разряде слова, считанного из блоков 37, или в младшем разряде слова, считанного .иэ блока 38, со-, держится логическая "1", то на выходе второго элемента ИЛИ 42 появляется логическая "1", которая передается на выход 23. Появление логической "1" на выходе 23 говорит о том, что адресная константа, пришедшая на адресные входы 2 во "время появления, логической "1" на входе 22, не является адресом ни одной Фиксированной ячейки иэ зон хранения стартовых и текущих адресов, что возможно или при появлении помехи на входе 22; или при программной ошибке, когда н адресной части команды "Восстановление ССП" указываетая на правильный адрес.С четвертого выхода элемента задержки 34 логическая "1" подается на нходы сброса триггеров 35 и 36 и сорасынает их в нулевое состояние. Формула изобретения Устройство адресации памяти, со" держащее три дешифратора, регистр, . группу из к блоков управления записьюксчитыванием, 2 групп элементов И, причем выходы элементов И групп с первой по 2 -ю подключены к выходам выборки блока памяти устройства, вход старших разрядов адреса которого подключен к входу первого дешифратора, 1-й выход которого подключен к первым входам -х элементов И групп с первой по 2 -ю, И=1,М, где М - кой.личестно элементов И в группе), вы- ход регистра подключен к входу второго дешифратора, 1-й выход которого подключен к вторым входам элементов И 1-й группы (3 =1,2 ), блок упранлекния записью-считыванием содержит четыре элемента И, причем 3-й выход регистра подключен к первому входу первого элемента И 0-го блока управления записью-считыванием группы, (1=1,К), второй вход и выход которого подключены соответственно к выхоцу второго элемента И, 1-го блока76 8адресному входу первого блока памяти,вход разрешения считывания которогоподключен к выходу первого триггера,вход установки в "1" которого подключен к первому выходу элемента задержки,второй выход которого подключен к входу установки р "1" второго триггера,выход которого подключен к входу разрешения считывания второго блока памяти, адресный вход которого подклю",чен к входу младших разрядов адресаустройства, Р-й разряд выхода второго. блока памяти подключен к первомуквходу Г-го элемента И 2 +1-й группы",второй вход которого подключен ктретьему выходу элемента задержки,(1=1 рК) К+1-й выход второго блока памяти подключен к первому входу перво"го элемента И, третий выход элементазадержки подключен к второму входупервого и к первому входу второго эле-мента И, второй вход которого подключен к первому выходу первого. блокапамяти, второй выход которого. подключен к адресному входу второго блокапамяти, четвертый выход элемента за.Держкиподключен к входам установкив Опервого и второго триггеров,входы признака. изменения номера группы адресов и признака первой группыадресов устройства подключены соответственно к входу элемента задержкии к первому входу второго элементаИЛИ, второй вход и выход которогоподключены соответственно к входуначальной установки устройства и квходу установки в "О" регистра,вход второго блока памяти подключен к адресному. выходу устройства 7 12510 ,управления записью-считыванием груп- пы Н к выходу -го разряда ннфорна. - ционного выхода устройства, входы разрешения считывания, разрешения записи и вход 1-го разряда информационного входа которого подключены соответственно к первым входам второ- рого, третьего и четвертого элементов И 1-го блока управления записью-считыванием, вторые входы второго и 1 О третьего элементов и 0-го блока управ. ления записью-считыванием подключены к выходу третьего дешифратора, вход которого подключен к адресному входу устройства, выход третьего элемента 15 И 1-го блока управления записью-счи-; тыванием подключен к второму входу четвертого элемента И Г-го блока управления записью-считыванием, о т л и ч а ю. щ е е с я тем, что, с целью по-щ вышения быстродействия, в него введе. ны два блока памяти, два триггера, два элемента И, два элемента ИЛИ, 2.+1-я группа элементов И и элемент задержки, в блок управления записью считыванием .дополнительно введен эле- . мент ИЛИ, причем выход 1.-го элементакИ 2 +1-й группы подключен к первому входу элемента ИЛИ 1-го блока управления записью-считыванием, второй вход и выход которого подключены соответственно к выходу четвертого элемента И 1.-го блока управления записью- , считыванием и к 2-у входу регистра, выход признакаошибкиадресации устрой.35 ства подключен к выхоДу первого элемента ИЛИ, входы которого подключены соответственно к выходам первого и второго элементов И, вход старших раз рядовадреса устройства подключен к Составитель М. СилинТехред И.Гайдош Корректор И,Муска Редактор Г. Митейко Заказ 4412/46 Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж,ф Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4