G11C 8/16 — многократный доступ к массиву памяти, например адресация одного элемента памяти по крайней мере посредством двух независимых групп адресных линий

Номер патента: 422040

Опубликовано: 30.03.1974

МПК: G11C 29/00, G11C 8/16

Метки: 422040

...и повысить его надежность.На черте)ке изображена блок-схема предлагаемого устройства.Устройство содержит и резисторов 1 и 2,сосдицсциых через дешифраторы 3 и 4 с бло.ками 5 и 6 запоминающих элементов, шифра.торы 7 и , сосдицегцые через (и+1)-входоВые схемы сравнения 9 - 12 со схемой ИЛИ1), указывд к) щей ца неисправности в дешиф.раторах. Входы шифраторов 7 и 8 соединены с выходами шифраторов 3 и 4 а выходы одцоцмеццых позиций подключены к входаясхем 9 - 12. Входы схем 9 12 подсоединенытакже к соответствующим шипам 11 кода ддрсса.5 П р и м с р рдоты устойст(В 1 для случ;151,когда иякоиитеи с ИОряз)5 дилй рГдииздп 1с имеет емкость 16 чисел цо двд разряда 3КЯЖДО)1; ЭТО)У ССУЧЯ Ю СООТВ(ТСТВУ(Т СТЬ 1 Р СХиозииоциьЙ код 1 дресд,О При...

Номер патента: 1243031

Опубликовано: 07.07.1986

Авторы: Авгуль, Буйнов, Непомнящий

МПК: G11C 8/16

Метки: динамического, памяти, распределения

...блока памяти).В этом режиме на вход 8 устройствапоступает командаЗапрос", а навход 11 - сигнал "Объем", представляюцдй двоичный код количества запрашиваемых слов гамяти, По команде 13 ап -рос" блок 1 выдает на первый входФормирователя 2 серию управляющихсигналов. На второй вход формирователя 2 поступает сигнал с выхода пре -образователя 6, который определяет номер уровня, а следовательно,и нсмер регистра накопителя 3, гдедолжен производиться поиск свободного блока памяти. С выхода формирователя 2 на первый вход накопителя 3поступают управляющие сигналы, которые обеспечиваюг выполнение следующих операций:поиск первого свободного блокапамяти, (а значит, первого триггера,находящегося в состоянии О ) на запрашиваемом уровне;отметка...

Номер патента: 1254557

Опубликовано: 30.08.1986

Авторы: Марков, Полин, Янкевич

МПК: G06F 9/00, G11C 7/00, G11C 8/16 ...

Метки: памятью

...второго счетчика 7 адреса, сигналы переполнения вырабатываютсяблоками 26 и 27 по сигналам толькотех разрядов счетчиков 6 и 7, которые оказываются логически подключенными к первым входам блоков 26 и 27упомянутым управляющим кодовым сигналом от входа 28 устройства,В предлагаемом примере по управляющему кодовому сигналу, соответствующему восьми регистрируемым процессам, блок 27 будет Формировать сигнал переполнения тогда, когда логические единицы установятся только в первых трех разрядах счетчика 7, Логические сигналы остальных старших разрядов счетчика 7 не будут влиять на работу блока 27, Э этом же случае сигнал переполнения будет. сформирован блоком 26 тогда, когда логические единицы установятся в 1,2(й) и (и) разрядах...

Номер патента: 1481851

Опубликовано: 23.05.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 7/00, G11C 8/16

Метки: зон, памяти, поиска, свободных

...регистре 6 отмечаются байты, полностью занятые этими признаками.В режиме обмена информацией процессора с загруженными зонами памяти с входа 15 через коммутатор 8 на выходы 10 и 11 передаются коды А,-, А. При этом они не сопровождаются сигналами управления и синхрониэа" ции. В режиме очистки процессор освобождает от загрузки определенныезоны памяти, и в устройстве это фиксируется. Режим задается установкой сигнала "Очистка" на входе 17По нему на выход коммутатора 9 вместо сигнала запроса преобразователя 1 подключается сигнал запроса шифратора 3, формируемый по состоянию регистра 2, Задание А А сопровождается синхросигналами "Строб 1", "Строб 2", По А, из блока 4 выбирается соответствующий ему байт, который заносится по "Строб 1" в...

Номер патента: 1596389

Опубликовано: 30.09.1990

Авторы: Королев, Фастов

МПК: G11C 8/00, G11C 8/16

Метки: адресный, формирователь

...шина питания микросхемы. Пережигание перемычек 10каждой ячейки 9 производится последовательно, Для определенности рассмотрим работу устройства при пережигании перемычки 10, соответствующей разряду Аь В этом случае на адресный вход А 1 подается логический сигнал, соответствующий значению 1-го разряда, записываемого в ячейку 9 адреса, На все остальные входы, кроме 1-го, подаются сигналы, инверсные сигналу на входе Аь При этом на входах мажоритарного элемента 3 оказывается большинствосигналов, инверсных сигналу Аь поэтому на его инверсном выходе будет сигнал А, а нэ прямом - Аь В результате на вторые входы элементов И-НЕ 1 и 2, относящихся к 1-му разряду, поступает такая же информация, которая была нэ их первых входах, т,е. в этом...