Устройство для контроля интегральных микросхем оперативной памяти

(51)4 С 11 С ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВУ АВТОРСКО(56) Патент Японии В 56-4999,кл. С 11 С 29/00, 1981Разработка полупроводниковых опративных запоминающих устройств ипульта для их контроля и наладки.Отчет МЭИ. / Руководитель работыЮ.Н,Шанаев, В гос. регистрацииГ. - М.: 1980, с. 11.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ ОПЕРАТИВНОЙ ПАМЯТИ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для функционального контроля больших интегральных схем оперативной памяти. Цельюизобретения является упрощение устройства. Устройство содержит счетчикадреса, триггер записи-чтения, блокконтроля, счетчик кадров, блок сравнения, триггер останова, генератори формирователь сигналов выборки,Выходы счетчика адреса и счетчикакадров соединены с входами блока сравнения, выход которого является информационным выходом устройства, Вустройстве обеспечивается проверкаправильности чтения единицы (нуля)на фоне всех нулей (единиц) длякаждой ячейки проверяемой интегральной микросхемы памяти, 1 илИзобретение относится к автомати-ке и вычислительной технике и можетбыть использовано для функционального контроля больших интегральныхсхем оперативной памяти,Ъ 5Цель изобретения - упрощение устройства,На чертеже представлена схемаустройства для контроля интегральныхмикросхем оперативной памяти. 1 ОУстройство содержит счетчик 1 адреса, триггер 2 записи-чтения, блок3 контроля, счетчик 4 кадров, блок5 сравнения, триггер 6 останова, генератор 7 и формирователь 8 сигналов 15выборки.Блок Э контроля содержит одновибратор 9, блок 10 индикации, управляемый инвертор 11, счетчик 12 результата, элемент И 13 и триггер 14 индикации, Также показано подключениепроверяемой микросхемы 15 к устройству.Устройство для контроля интегральных микросхем оперативной памяти работает следующим образом,Блок 5 сравнения осуществляет поразрядное сравнение состояния счетчика 1 адреса и счетчика 4 кадров.Результат сравнения записывается в ЗОпроверяемую микросхему 15 по адресу,определяемому счетчиком 1 адреса.Импульс с генератора 7 переднимфронтом стробирует блок 5 сравнения,единица на счетчик 1 адреса добавляется но его заднему фронту, вследствие чего сначала происходит сравнение состояния счетчика 1 адреса исчетчика 4 кадров, а затем появляетсяновый адрес, 401В начале работы оба счетчика 1 и4 обнулены. В результате сравненияих состояния блок 5 сравнения выдаетлогическую единицу, которая записывается в испытуемую микросхему 15 понулевому адресу. В дальнейшем, помере поступления импульсов с генератора 7, постоянно имеет место несравнение и по всем адресам в проверяемую микросхему 15 записываются нули,Импульс переполнения счетчика 1 адреса опрокидывает триггер 2 записичтения, состояние которого определяет режим работы микросхемы 15 памяти,Далее происходит считывание информации по всем адресам. Единственнаяединица, записанная в проверяемую микросхему 15 в результате данного кад" ра, заносится через управляемый инвертор 11 в счетчик 12 результата,В первом цикле информация проходитчерез управляемый инвертор 11, неменяя своего вида. В момент окончания чтения в результате обратногоопрокидывания триггера 2 записи-чтения 2 в счетчик кадров 4 записывается единица. При повторной записи ин"формация отличается от записанной впредыдущем кадре, Так как в счетчик4 кадров занесена единица, моментсравнения происходит не при нулевомадресе, а при первом.Таким образом, при каждом новомкадре записи информации адрес записываемой единицы последовательно увеличивается до 2 -1. После последнегокадра записи-считывания импульсов переполнения счетчика 4 кадров опрокидывается триггер 6 останова,Под воздействием сигнала с триггера 6 останова блок 5 сравнения выдает информацию, инверсную по отношению к той, которая выдается в первом цикле и которая записана в проверяемую микросхему 15.При каждом кадре работы устройства, при записи информации по 2 аднресам в микросхему 15 записываетсяодна единица и 2" -1 нулей, В процессе проверки микросхемы по первомуциклу считывается информация в 2"кадров и, следовательно, в счетчик12 результата в случае проверки исправной микросхемы поступает точно2" единиц, Во втором цикле работысигнал с выхода триггера 6 останова переводит управляемый инвертор8 в режим инвертирования. Вследствиеэтого информация, поступающая насчетчик 12 результата, точно такаяже, как и в первом цикле, Счетчик12 результата должен иметь и+1 разряд. В этом случае при прохождениидвух циклов работы в случае контроляисправной микросхемы 15 на входсчетчика 12 результата поступает0+12 импульсов, он обнуляется и выдает сигнал переполнения,В устройстве индикация Годен загорается лишь в случае, если к моменту окончания второго цикла работы на счетчик 12 результата постуО 1пает точно 2 импульсов. Если к этому моменту на счетчик 12 результата поступает импульсов больше или меньН+1ше, чем 2 , то загорается индикацияЕсли проводится контроль дефектной микросхемы 15 и число импульсов за время отработки полного циклаП+ 1 проверки окажется меньше, чем 2 то к тому времени, когда появится импульс с одновибратора 9, импульс с выхода счетчика 12 результата отсутствует, триггер 14 индикации остается в начальном состоянии, которое по сигналу с триггера 6 останова индицируется, как "Брак".20 30 Если дефектная микросхема по какой-либо причине выдает за время полного цикла проверки больше импульсов, чем 2 , то импульс переполнения счетчика 12 результата появляется раньше, чем импульс с одновибратора 9, триггер индикации 14 не опрокиды 3 1249 "Брак". Это достигается тем, что в момент окончания второго цикла триггер 6 останова опрокидывается в начальное состояние, что приводит к остановке генератора 7 и запуску одновибратора 9.На элемент И 13 поступает импульс переполнения с выхода. счетчика 12 результата, который оказывается внутри временного интервала, занимаемым 10 импульсом с одновибратора 9 (случай проверки исправной микросхемы). Поступая,на вход "Установка в 1" триггера 14 индикации, импульс с выхода элемента И 13 опрокидывает его 15 в состояние "Годен", которое тут же индицируется блоком 10 индикации. 588вается и индицируется состояние "Брак".Формула изобретенияУстройство для контроля интегральных микросхем оперативной памяти, содержащее блок контроля, первый вход которого является информационным входом устройства, генератор, вход которого соединен с одним выходом триггера останова, а выход подключен к входу формирователя сигналов выборки, выход которого является первым управляющим выходом устройства, триггер записи-чтения, один выход которого является вторым управляющим выходом устройства, счетчик адреса, выходы которого являются адресными выходами устройства, а выходы группы соединены с входами первой группы блока сравнения, входы второй группы которогб подключены к выходам группы счетчика кадра, о тл и ч а ю щ е е с я тем, что, с целью его упрощения, вход счетчика адреса и первый вход блока сравнения подключены к выходу генератора, выход счетчика адреса соединен с входом триггера записи-чтения, другой выход которого подключен к входу счетчика кадров, выход которого соеди- нен с входом триггера останова, один выход которого подключен к второму входу блока сравнения и к второму входу блока контроля, а другой выход соединен с третьим входом блока контроля, выход блока контроля является информационным выходом устройства..113 шская наб., д, 4 Производственно-полиграфическое предприятие, г. од, ул. Проектная Тираж 543 НИИПИ Государствен по делам изобрете 5, Москва, Ж, РПодписноео комитета СССР и открытий