Устройство для регенерации информации в блоках памяти микропроцессорной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН Я 1511 4 С 11 С 7/О ОПИСАНИЕ ИЗОБРЕТЕН Устройство со й анализаторы действия устройств держит первый и вт инстиСССР82,СР82.(54) ИНФО ПРОЦ (57) лител РЕГЕНЕРАЦИИПАМЯТИ МИК носится к вычисможет быть исполь х запоминающихческого типа,Ф зова устр Цель з.п. ф-лы, 5 ил строовьппен ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Одесский ордена Трудовоного Знамени политехническийтут(56) Авторское свидетельствоВ 951389, кл. С 11 С 7/00, 1Авторское свидетельство СР 942137, кл. С 11 С 7/00, 1 УСТРОЙСТВО ДЛЯ МАЦИИ В БЛОКАХ ССОРНОЙ СИСТЕМ 1 Изобретение ьной технике о в оперативн йствах динами изобретения -текущего состояния микропроцессора,первый и второй блоки местного управления, первый и втор й формирователи импульсов, счетчик и мультиплексор. Работа устройства заключается в том, что регенерация информации производится в моменты простоямикропроцессора в режимах выполнения команд "Ожидание", "Останов","Прямой доступ в память и при де-.шифрации микропроцессором текущегокода команд. Состояние микропроцессора определяется анализаторами, адрес регенерации формируется счетчиком. Использование устройства в вычислительной системе позволяет повы" сить ее производительность за сч исключения специальных остановов микропроцессора для регенерации.246135 Регенерация информации в ДОЗУ производится в моменты простоя микропроцессора в режимах выполнения команд Ожидание , Останов , нПрямой доступ в памятьн (ПДП") и придешифрации микропроцессором текущего кода команды. В режиме ПДП"и при дешифрации микропроцессоромтекущего кода команды регенерируется одна строка одновременно во всехстраницах ДОЗУ, в режимах "Ожидание" и "Останов" регенерируется истрок всех страниц ДОЗУ, причемчисло строк регенерации кратно длительности-го простоя микропроцессора в этих режимах,Обращение к дозу для обмена осуществляется подачей кода адресастроки на вход мультиплексора 6, атакже сигнала "Обращение к памятина вход блока 3, формирующего сигналы управления памятью. Адрес столбца поступает непосредственно навходы адреса столбца элементов ДОЗУ(не показаны).В момент дешифрации текущегокода команды и в периоды простоямикропроцессора (не показан), вызванных режимами Ожидание" и пОстанов,устройство осуществляет регенерацию ДОЗУ,Считывая первое слово из ДОЗУ,микропроцессор осуществляет дешифрацию кода текущей команды. При этоммикропроцессор на несколько тактовотключается от системных шин и на 40 45 50 Изобретение относится к вычислительной технике и может быть использовано в динамических оперативныхзапоминающих устройствах (ДОЗУ).11 ель изобретения - повышениебыстродействия устройства,На фиг,1 изображена структурнаясхема устройства для регенерацииинформации в блоках памяти микропроцессорной системы; на фиг.2-5структурные схемы первого (фиг.2)и второго (фиг.3) анализаторов текущего состояния микропроцессора ипервого (фиг,4) и второго (фиг,5)блоков местного управления,Устройство содержит (фиг.1) и е рвый 1 и второй 2 анализаторы текущего состояния микропроцессора,первый блок 3 местного управления,первый формирователь 4 импульсов,счетчик 5, мультиплексор 6, второйблок 7 местного управления, второйформирователь 8 импульсовПервый анализатор 1 (фиг.2) содержит элемент И 9, первый элементИ-НЕ 10, первый элемент НЕ 11, второй элемент И-НЕ 2, второй элементНЕ 13, ограничительный элемент ввиде резистора 4, накопительныйэлемент в виде конденсатора 15,триггеры 16-18 с первого по третий.Выводы резистора 14 и конденсатора15 подключены соответственно к шине 19 питания и шине 20 нулевогопотенциала.Второй, анализатор 2 (фиг.3) содержит элемент И-ИЛИ-НЕ 21, триггер 22,ограничительный элемент в виде резистора 23,элемент ИЛИ 24, первый25 и второй 26 блоки задержки, накопительный элемент в виде конденсатора 27, элемент И 28Первый блок 3 местного управления (фиг.4) содержит формирователи29-33 импульсов, элементы НЕ 34-40,элементы ИСКЛ 10 ЧА 1 ОЩЕЕ ИЛИ 41-42,элементы И и И-НЕ 43-51, элементыИ-ИЛИ-НЕ 52, элементы ИЛИ 53 и 54,триггеры 55-57, дешифратор 58, элементы 59-65 задержки.Второй блок 7 местного управления содержит (фиг,5) элемент И-ИЛИНЕ 66, элемент НЕ 67, ограничительный элемент в ниде резистора 68 инакопительный элемент в ниде конденсатора 69,Устройство работает следующимобразом. 5 1 О 15 20 25 30 35 внутренних структурах осуществляетдешифрацию кода команды. Этот циклвсегда присутствует в командахмикропроцессора и, следовательно, втактах дешифрации текущего кода команды можно осуществить регенерациюнекоторого количества строк ДОЗУ,Количество регенерируемых строк определяется Временем регенерации однойстроки и временем дешифрации кодакоманды. Первый анализатор 1 служитдля определения цикла считыванияслова команды и момента дешифрациикода команды на внутренних структурах. В ходе выполнения программы режимы Ожидание и Останов останави 1 11ливают процессор на некоторое время, которое также используется для регенерации ДОЗУ. Второй анализатор 2 используется для регенерации строки ДОЗУ во время между выдачей адре 124 б 135са из процессора и самим обращениемк ДОЗУ,Формирователь 8 формирует импульс,сигнализирующий второму анализатору 2 о том, что идет регенерация.Формирователь 4 формирует счетныеимпульсы, поступающие на счетныйвход счетчика 5. Счетчик 5 выдаетадрес строки регенерации, котораячерез мультиплексор 6 поступаетна элементы ДОЗУ, а затем формируетновый адрес строки. 10 Блок 3 местного управления при обмене с ДОЗУ формирует сигналыуправления обменом,Формула изобретения 1, Устройство для регенерации информации в блоках памяти микропро-.цессорной системы, содержащее счетчик, первый блок местного управления, первый формирователь импульсови мультиплексор, выход которого является адресным выходом устройства,первый вход - первым адресным входом устройства, второй вход мультиплексора подключен к выходу счетчика, выход первого блока местногоуправления подключен к управляющему входу мультиплексора и являетсяуправляющим выходом устройства,вторым адресным и управляющим входами которого являются соответственно первый и второй входы первого 35блока местного управления, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия устройства,в него введены первый и второйанализаторы текущего состояния микропроцессора, второй формировательимпульсов и второй блок местногоуправления, выход которого подключен к входу второго формирователя иимпульсов, третьему входу первого 45блока местного управления, одному извходов счетчика и входу первого формирователя импульсов, выход которого соединен с другим входом счетчика, выходы второго блока местного 50управления подключены к выходаманализаторов текущего состояниямикропроцессора, первые входы подключены к управляющему входу устройства, второй вход первого анализа,тора текущего состояния микропроцессора является информационным входомустройства, второй и третий входы второго анализатора текущего состояния микропроцессора соединены соответственно с вторым адресным входом устройства и выходом второго формирователя импульсов.2, Устройство по п,1, о т л и ч а ю щ е е с я тем, что первый анализатор текущего состояния микропроцессора содержит триггеры, элементы НЕ, элемент И, элементы И-НЕ, ограничительный элемент в виде резистора, и накопительный элемент в виде конденсатора, причем выход элемента И подключен к входу синхронизации первого триггера, прямой выход которого соединен с информационным входом второго триггера, прямой выход которого подключен к информационному входу третьего триггера, прямой выход которого подключен к первому входу первого элемента И-НЕ, выход которого соединен с входам 1; асинхронной установки в О" триггеров, выход первого элемента НЕ подключен к первому входу второго элемента И-НЕ, второй вход которого соединен с инверсным выходом третьего триггера, прямой выход которого является выходом анализатора, выход второго элемента И-НЕ соединен с входом второго элемента НЕ, выход которого подключен к входу синхронизации третьего триггера, вход асинхронной установки в "1" которого соединен с одним из выводов резистора и конденсатора, другие выводы которых подключены соответственно к шине питания и шине нулевого потенциала, информационный вход первого триггера, первый вход элемента И, вторые входы элемента И и первого элемента И-НЕ и третий вход второго элемента И-НЕ, вход первого элемента НЕ и вход синхронизации второго триггера являются входами анализатора,3, Устройство по п.1, о т л ив ч а ю щ е е с я тем, что, второй анализатор текущего состояния микропроцессора содержит элемент ИЛИ, элемент И, блоки задержки, триггер, элемент И-ИЛИ-НЕ, ограничительный элемент в виде резистора и накопительный элемент в виде конденсатора, причем один из входов элемента И-ИЛИНЕ подключены соответственно к выходам первого блока задержки и элемента И, а выход соединен с входомасинхронной установки в1 тригн н гера, прямой выход которого соединен с входом второго блока задержки и является выходом анализатора, выход второго блока задержки соединен с входом синхронизации триггера, вход асинхронной установки в "0" которого подключен к одним из выводов резистора и конденсатора, другие выводы которых подключены соответственно к шине питания и шине нулевого потенциала, инверсный выход триггерасоединен с его информационным входом, первый вход элемента И подключен к выходу элемента ИЛИ, вход первого блока задержки, входы элементаИЛИ, второй вход элемента И идругие входы элемента И- ИЛИ -НЕ 1 О являются входами анализато -ра..оррект нова з 4006/44 ТВНИИПИ Государпо делам из 113035, Москва, Ж раж 543венного коретений и35, Рауйск ПодпиСР ака о ите ткрыти д, 4/5 н