Устройство формирования адресов для контроля блоков памяти

(19 51) 4 С 11 С 29/О Я ОПИСАНИЕ ИЗОБРЕТ ЛЬСТВ ккер,о СССР1979.овыхтройствналадки.аботыции62,ОСУДАРСТНЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ С 8 И(56) Авторское свидетельстВ 665330, кл. С 11 С 29/00Разработка полупроводниоперативньгх запоминающих уи пульта для их контроля иОтчет МЭИ, / РуководительЮ.М.Шамаев, 9 гос. регистрУ 34017, 1980, с, 32-36 60(54) УСТРОЙСТВО ФОРМИРОВАНИЯ АДРЕСОДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ(57) Изобретение относится к автомаОтике и вычислительной технике и может быть использовано в системахконтроля блоков памяти. Целью изобретения является повьппение быстродействия, Устройство содержит блок управления, первый и второй счетчики,блок сравнения, первый и второй блоки переключателей, коммутатор, первую и вторую группы элементов И, Вустройстве обеспечивается формирование адресных последовательностей длядинамических тестов типа "Галоп" свозможностью управления подмассивами текущих и опорных адресов, задаваемых соответственно первым и вторым блоками переключателей, При совпадении текущего и опорного адресовблок сравнения выдает сигнал запретаостанова во внешнюю систему контроля, 2 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах контроля блоков памяти,Цель изобретения - повышение быстродействия устройст а,На фиг, 1 представлена схема устройства формирования адресов для контроля блоков памяти, на фиг. 2 - схема блока управления.Устройство (фиг. 1) содержит блок1 управления, первый 2 и второй 3счетчики, коммутатор 4, адресные выходы 5, блок 6 сравнения, первый 7и второй 8 блоки переключателей, первую 9 и вторую .10 группы элементовИ, выход 11 запрета, вход 12 начальной установки, первый 13 и второй14 входы синхронизации, выходы записи (считывания) 15 и конца теста 16,Блок управления (фиг. 2) содержитпервый триггер 17, первый счетчик 18,элемент 2 И-ИЛИ 19, первый элементИ 20, второй триггер 21, второй счетчик 22, третий 23 и четвертый 24триггеры и второй элемент И 25,Устройство работает следующимобразом.Предварительно производится установка педмассивов опорных и текущих адресов М и Н. При этом возможны случаи, когда Б с М и 1 М,В первом случае подмассивы задаются соответственной установкой К-х переключателей блоков 7 и 8 (К=1п,где и - разрядность счетчиков 2 и 3)в положение "1", или "0", или в нейтральное. При установке переключателей в положение "1" или "0" соответствующие разряды счетчиков 2 и 3устанавливаются в состояние "1" илиО" в соответствии с выбранным положением К-х переключателей, а на входы К-х элементов И групп 9 и 10 подаются соответственно сигналы "1"или 0, Нейтральное положение К-хпереключателей определяет разрядысчетчиков 2 и 3, работающие в счетном режиме и разрешает прохождениесигналов с выходов К-х разрядов счетчиков 2 и 3 через К-е элементы Иблоков 9 и 10 на информационные входыкоммутатора 4 и блока 6 сравнения.3,"тем на вход 12 подается сигналначальной установки. При этом разряды счетчиков 2 и,3, определенные дляработы в счетном режиме, устанавливаются в нулевое состояние, блок1 управления устанавливает на выходе. О 5 20 25 30 35 40 45 50 55 15 сигнал "Запись", а на управляющемвходе коммутатора 4 - сигнал разрешения передачи на выходы 5 кода адреса, формируемого на выходах элементов И группы 9, На входы 13 и 14синхронизации от системы контроляблоков памяти, в составе которогоработает устройство формирования адресов, подаются тактовые импульсы втечение всего теста.В первом цикле работы счетчика 2по сигналам блока 1 управления увеличивается содержимое счетчика 2 ина выходы 5 выдается через коммутатор 4 последовательность адресов под.массива М ячеек памяти для записи вних исходной информации теста. Послепоступления с выхода счетчика 2 сигнала переноса на выходах 5 Формируется код первого адреса подмассиваМ для записи по нему информации, инверсной исходной. Далее блок 1 управления устанавливает на выходе 15сигнал "Считывание", а на управляющем входе коммутатора 4 - сигнал,разрешающий передачу на выходы 5 кода адреса, формируемого на выходахэлементов И группы 10.Далее устройство выполняет первый цикл Формирования адресных переходов, в котором осуществляются пере.ходы от каждого адреса подмассива к,первому адресу подмассива М, Дляэтого в каждом периоде обращения кблоку памяти блок 1 управления меняет уровень сигнала на управляющемвходе коммутатора 4, в соответствиис чем на выходы 5 через коммутатор 4поочередно поступают коды адресовподмассивов М и Б. По спаду сигналаблока управления, поступающегонасчетный вход счетчика 3, увеличивается его содержимое,Блок 6 сравнения при наличии равенства кодов на его входах вырабаты"вает на выходе 11 сигнал, запрещающий в устройстве контроля остановпо несравнению считанной с одинаковых адресов информации. После поступления сигнала переноса счетчика 3блок 1 управления устанавливает навыходе 15 сигнал "Запись", а на управляющем входе коммутатора 4 - сигнал разрешения передачи через негоадреса подмассива М для записи исходной информации по первому адресуподмассива М, после чего по сигналублока 1 управления увеличивается содержимое счетчика 2. В следующем пе 3 1риоде производится обращение к блокупамяти для записи по второму адресуподмассива М информации, инверснойисходной, После этого блок 1 управления устанавливает на выходе 15сигнал (" Считывание" ), а на управляющем входе коммутатора 4 - сигнал,разрешающий передачу через него первого адреса подмассива Я.Выполнение остальных циклов формирования адресных переходов от каждого адреса подмассива Я к очередному опорному адресу подмассива Мосуществляется аналогично. Исполнение теста прекращается по сигналу"Конец теста", вырабатываемому блоком.1 управления по второму сигналупереноса счетчика 2 и поступающемуна выход 16. По этому сигналу система контроля блоков памяти прекращает подачу синхросигналов на входы 13и 14,В случае Яе М перед выполнениемтеста производится запись исходнойинформации в подмассив Я ячеек памяти. Для этого на переключателях бло ка 7 устанавливается код, определяющий подмассив ячеек памяти. Записьисходной информации в подмассив Маналогична записи исходной информации в подмассив М и прекращается посигналу переноса счетчика 2. Дальнейшие действия по заданию подмассивов М и Я и последующая реализация адресных переходов теста аналогичны рассмотренному случаю для Яс Мформула изобретенияУстройство формирования адресовдля контроля блоков памяти, содержащее блок управления, первый и второй входы которого являются входами синх 249587 4ронизации устройства, а третий вход является входом начальной установки устройства и подключен к соответствующим входам первого и второго счетчиков, выходы переполнения которых подключены соответственно к четвертому и пятому входам блока управления, первый и второй выходы которого являются соответственно выходом 10 записи (считывания) и выходом концатеста устройства, а третий и четвертый выходы соединены с синхро-.входами первого и второго счетчиков соответственно, информационные входы первого счетчика подключены к .одним выходам первого блока переключателей, другие выходы которого соединены с одними входами элементов И первой группы, и коммутатор, выходы которого являются адресными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй блок переключателей, вторая группа элементов И и блок сравнения, причем одни выходы .второго блока переключателей подключены к информационным входам второго счетчика, а другие выходы соединены с одними входами элементов И второй группы, другие входы которых подключены к выходам второго счетчика, а выходы элементов И второй группы соединены с входами первой группы блока сравнения и коммутатора, другие входы элементов И первой группы подключены к выходам первого счетчика, а выходы элементов И первой группы соединены с входами второй группы блока сравнения 40и коммутатора, четвертый выход блока управления подключен к входу коммутатора, а выход блока сравнения яв.ляется выходом запрета устройства.1249587 Составитель О,Иса Техред О.Гортвай едактор И.Дерба орректор О.Лугов Заказ 4333/53 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Тираж 543 ВНИИПИ Государ по делам изо 13035, Москва, ЖПодписновенного комитета ССетений и открытий5, Раущская наб., д