Устройство для контроля блоков памяти

(19) Ш) с С,11 С 29 00Р ЕНИ СВИДЕТЕЛЬСТ АВТОРСК 4) УСТРОЙСТВ ОНТРОЛЯ БЛОКОВ(57) Из о приборосзовано д рет.ен роени я кон оситс жет б цифро ения ля. У о к области ть испольых блоков и ол бр нт памяти,достовер ель из ости к овышен ойство ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОПИСАНИЕ ИЗ(56) АвторскоеУ 888211, кл. 6Авторское свУ 926725, кл. С юл. Р 8ев, В. В. Дмитриевк88.8)видетельство СССР11 С 29/00, 1979 .идетельство СССР11 С 29/00, 1980. содержит блок синхронизации, дваформирователя зталонных кодов, блоксравнения, генератор псевдослучайнойпоследовательности, два коммутатора,инвертор, блок управления, счетчики индикатор. Устройство расснитано намаксимальное число контролируемыхошибок 10 . В режиме самоконтроляустройство имитирует контроль блока памяти, имеющего 500 ошибок. Проведениеоперативного самоконтроля перед каждой проверкой блока памяти позволило значительно увеличить достоверность контроля, т.к, исключиловозможность влияния неисправностейконтролирующего блока на заключениеоб исправности контролируемого блока. 1 ил.20 Изобретение относится к автоматике и вычислительной технике иможет быть использовано для контроляблоков памяти.Цель изобретения - повьппение достоверности контроля,На чертеже представлена функциональная схема устройства.Устройство содержит блок синхронизации 1, соединенный с контролируемым блоком 2 и первым формирователемэталонных кодов 3, блок сравнения 4,один из входов которого соединен свыходом второго формирователя эталонных кодов 5, входы последнего 15и генератора псевдослучайной последовательности б соединень с выходом блока синхронизации 1, выходыгенератора псевдослучайной последо"вательности б соединен с управляющим входом первого коммутатора 7первый вход которого соединен свыходом формирователя эталонных кодов 3 непосредственно, а второй -через инвертор 8, выход первого 25коммутатора 7 подключен кпервому входу. второго коммутатора 9 второй вход кото,рого соединен с выходом формирователяэталонных кодов 3, а третий вход",подключен к выходу контролируемого30блока 2, Управляющий вход второгокоммутатора 9 соединен с выходомблока управления 10, Выход коммутатора 9 соединен с вторым входомблока сравнения 4 выход которогочерез счетчик 11 соединен с индикатором 12,Устройство работает следующимобразом.Блок синхронизации 1 вырабатывает тактовые и синхронизирующие им,пульсы, которые поступают на формирователи эталонных кодов 3 и 5, наконтролируемый блок 2 и на генераторпсевдослучайной последовательности6, Формирователи эталонных кодов 3 45и 5 вырабатывают две одинаковые кодовые последовательности нулей иединиц 1 эталонные коды могут формироваться с разными частотами, что дает воэможность проводить контроль50при ускоренном воспроизведении). Генератор псевдослучайной последовательности б вырабатывает код, состоящий из заведомо известного количества единичных импульсов на определенное число элементов памяти, случайным образом распределенных в интервале цикла контроля, Псевдослучайная последовательность, вырабатываемая генератором псевдослучайной последовательности 6, поступаетна управляющий вход коммутатора 7,на первый вход которого поступаеткод с формирователя эталонного кода3 непосредственно, а на второйвход - через инвертор 8, Таким образом на выходе коммутатора 7 формируется эталонный код с заведомо известным числом искусственно введенных ошибок путем инвертированияотдельных разрядов кода, Код с выхода коммутатора 7 поступает на первыйвход коммутатора 9, на второй входкоторого поступает код с формирователя эталонных кодов 3 непосредственно, а на третий вход - выходноксигнал контролируемого блока, Блокуправления 10 позволяет получатьна выходе коммутатора 9 любой изтрех его входных сигналов в зависимости от управляющего сигнала. Сигнал с выхода коммутатора 9 поступает на первый вход блока сравнений4, на второй вход которого поступает эталонный код с выхода.формирователя эталонных кодов 5. Полученные импульсы ошибок с выхода блокасравнения 4 поступают через счетчик11 на ндикатор 12,Самоконтроль устройства производится следующим образом, Блок управления 10 подключает на выход второгокоммутатора 9 на вход блока сравнения 4) сигнал с выхода коммутатора7, имитирующий контролируемый блокс заранее известным числом ошибок,В случае исправности устройства контроля на индикаторе 12 должно отобразиться заранее известное число ошибок, Затем на выход коммутатора 9поступает сигнал, имитирующий полностью исправный контролируемый блок(ошибки отсутствуют), В случае исправности устройства контроля наиндикаторе 12 должно отображатьсянулевое число ошибок. Затем в случае если устройство контроля исправно, блок управления 9 подключает на выход коммутатора 9 (на входблока сравнения 4) выходной сигналконтролируемого блока 2, Таким образом, заключение о годности контролируемого блока дается с учетомвозможных неисправностей контролируемого блока что значительно повышает достоверность контроля блоков памяти.125136 25 ИИПИ Заказ 910/58 Тираж 544 Подписное иал П 1 Щ нт", г.Ужгород, ул.Проектная Блок синхронизации устройства выполнен на микросхемах типа К 134 ИЕ 2, К 134 ИЕ 5, К 134 КП 8, К 134 КП 9, К 134 ЛБ 1. Формирователи эталонных кодов выполнены на микросхемах типа 5 К 134 ИР 1, К 134 КП 9, К 134 ТВ 14. В качестве коммутаторов использовались ми,кросхемы К 134 КП 8 и К 34 КП 9. В схеме сравнения использовалисьмикросхемы типа 1521 СА 1, К 521 СА 2, К 133 КП 2, КЗЗИЕ 5, 1 О К 564 КН 2 и К 133 ЛА 8. В качестве блока управления использован 3-позиционный переключатель. Счетчик выполнен на микросхемах типа К 134 ИЕ 2, К 134 ТВ 14, К 134 КП 8, К 149 КТ 1 Б, 1514 ИД 1, К 134 ИД 6, 5 В качестве индикатора были использованы цифровые индикаторы типа ЗЛС 324 А,Устройство рассчитано на максимальное число контролируемых ошибок 10 . В режиме самоконтроля устройство имитирует контроль блока памяти, имеющего 500 ошибок. Проведение оперативного самоконтроля перед каждой проверкой блока памяти позволило значительно увеличить достоверность контроля, так как исключило возможность влияния неисправностей контролируемого блока на заключение об исправности контролируемого блока. Формула изобретения Устройство для контроля блоковпамяти, содержащее блок синхронизации,первый выход которого является пер 35вым контрольным выходом устройства,второй выход блока синхронизациисоединен с первым формирователемэталонных кодов, выход которого является вторым контрольным выходомустройства, и блок сравнения, о тл и ч а ю щ е е с я тем, что, сцелью повышения достоверности конт-роля, в устройство введены второйформирователь эталонных кодов, генератор псевдослучайной последовательности, инвертор, два коммутатора, блок управления, счетчик и индикатор, причем входы второго формирователя эталонных кодов и генератора псевдослучайной последовательности соединены с соответствующимивыходами блока синхронизации, выходгенератора псевдослучайной последовательности подключен к управляющему входу первого коммутатора, одиниз входов которого соединен с выходом первого формирователя эталонныхкодов непосредственно, а другой -через инвертор, выход блока управлени . подключен к управляющему входувторого коммутатора, один из входовкоторого соединен с выходом первогокоммутатора, другой вход - с выходом первого формирователя эталонныхкодов, третий вход второго коммутатора является контрольным входомустройства, первый вход блока сравнения соединен с выходом второгокоммутатора, второй вход - с выходом второго формирователя эталонных кодов, выход блока сравнения через счетчик соединен с индикатором.