Устройство управления регенерацией памяти в двухмашинной системе

(71) Ордена Ленина институт кибернетики им. В.М.Глушкова(56) Авторское свидетельство СССР У 842825, кл. С 06 Р 15/16, 1979.Патент .ГДР У 147883, кл. С 06 Р 13/00, опублик. 1981.(54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ПАМЯТИ В ДВУХМАШИННОЙ СИСТЕМЕ, содержащее два счетчика и два блока управления, причем каждыйе блок управления содержит два триггера, два элемента НЕ, элемент И-НЕ и первый элемент И, информационные входы первых триггеров первого и второго блоков управления подключены к шине нулевого потенциала,синхровходы вторых триггеров первого и второго блоков управления подключены к входу тактовых импульсов устройства, выходы первых элементов НЕ первого н второго блоков управления подключены соответственно к первым входам элементов И-НЕ первого и второго блоков управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содержит два дешифратора, а каждый блок управления дополнительно содержит второй элемент И, причем вход тактовых импульсов устройства подключен к первым входам первых элементов И первого и второго блоков управления, вторые входы которых подключены соответственно к выходам элементов И-НЕ первого и второго блоков управления, выход элемента И первого блока управления подключен к счетному входу первого счетчика, выходы младших и старших разрядов которого подключены соответственно к входу первого дешифратора и к первому выходу адреса регенерации устройства, выход элемента И второго блока управления подключен к счетному входу второго счетчика, выходы младших и старших разрядов которого подключены соответственно к входу второго дешифратора и к второму выходу адреса регене- Е рации устройства, входы признаков готовности к регенерации первого и второго блоков памяти подключены С: соответственно к первым входам вторыхэлементов И первого и второго блоковуправления, первый и второй выходыпризнака регенерации устройства подключены к выходам вторых триггероВсоответственно первого и второго блоков управления, вход признака режима работы устройства подключен к вторым входам элементов И-НЕ первого ивторого блоков управления, выход первого дешифратора подключен к третьему входу элемента И-НЕ первого блокауправления, синхровходу первого триггера первого блока управления и входу первого элемента НЕ второго блокауправления, выход второго дешифратора подключен к третьему входу элемента И-НЕ второго блока управления,синхровходу первого триггера второгоблока управления и входу первогоэлемента НЕ первого блока управления, выходы первых триггеров первого и второго блоков управленияподключены соответственно к вторым входам вторых элементов Ипервого и второго блоков управления,выходы которых подключены соответственно к информационным входам вто 211741рых триггеров первого и второго блоков управления, выходы которых соответственно через вторые элементы НЕ первого и второго блоков управления подключены соответственно к входам установки в единицу первых триггеров первого и второго блоков управления.Изобретение относится к вычислительной технике и может быть использовано в двухмашинных системах дляуправления регенерацией динамическойпамяти,Целью изобретения является повышение быстродействия.На чертеже представлена функциональная схема устройства.Устройство содержит первый 1.1 ивторой 1.2 выходы требования регенерации устройства, первый 2. 1 и второй 2.2 выходы адреса регенерацииустройства, элементы НЕ 3.1 и 3.2,триггеры 4.1 и 4,2, элементы И 5.1 и5.2, триггеры 6.1 и 6.2, дешифраторы 71 и 7.2, счетчики 8. 1 и 8.2,вход 9 тактовых импульсов устройства,элементы НЕ 10.1 и 10.2, элементыИ-НЕ 11. 1 и 11.2, элементы И 12. 1 и12.2, входыпризнаков готовностипервого 13.1 и второго 13.2 блоковпамяти устройства, вход 14 признакарежима работы устройства, первый 15.1второй 15.2 блоки управления, выхо ды младших разрядов 16. 1.и 16.2 истарших разрядов 17,1 и 17.2 счетчиков 8.1 и 8.2.Устройство работает следующим образом.Устройство позволяет осуществлять управление регенерацией как в асинхронном, так и в синхронном режимах работы двухмашинной системы. В синхронном режиме навходе 14 устройства устанавливается уровень логичес-.кой единицы.Счетчики 8:1 и 8.2 - циклические. Выход младших разрядов счетчика подключен к входу дешифратора, выход старших разрядов - к выходу адреса регенерации устройства. Разрядности выходов младших и старших разрядов определяются исходя из соответственно требуемого периода регенерациии количества регенерируемых строк,Сигналы на выходах дешифраторов7.1 и 7.2 появляются, если на выходах 16.1 и 16.2 появляется нулевойкод.В асинхронном режиме элементы И121 и 12.2 открыты сигналом высокого уровня с выхода элементов И-НЕ11. 1 и 11.2 соответственнои тактовые импульсы через элементы И 12.1и 12.2 поступают на счетные входысчетчиков 8.1 и 8.2, которые работают асинхронно,15При нулевом коде на выходе 16.1сигнал с выхода дешифратора 7.1 ус,танавливает .в "0" триггер 4.1 Единица с инверсного выхода триггера 4.1поступает на первый вход элемента И5.1. При наличии высокого уровня навходе 13. 1, что свидетельствует оготовности первого блока памяти,навыходе элемента И 5.1 появляется логическая единица. По очередному,тактовому импульсу триггер 6.1 устанавливается в "1" и на выход 1.1поступает сигнал требования регенерации.30Сигнал с выхода триггера 6.1 через элемент НЕ 3. 1 устанавливает в "1"триггер 4.1Логический нуль с инверсного выхода триггера 4.1 приводит к появлению логического нуляна информационном входе триггера 6.1и по очередному тактовому импульсутриггер 6.1 устанавливается в "О".Аналогичным образом сигнал требования регенерации вырабатывается ина выходе 1.2.Рассмотрим работу устройства всинхронном режиме..Ужгоро 3 1211На выходе 14 появляется логическая единица. Предположим, что сигнал на выходе дешифратора 7.1 поя,вился раньше, чем сигнал на выходе дешифратора 7.2. Сигнал с выхода дешифратора 7.1 заблокирует прохождение тактовых импульсов через элемент И 12. 1 на счетный вход счетчика 8.1При этом на вход счетчика 8.2 про- О должают поступать тактовые импульсы . через открытый сигналом с выхода элемента И-НЕ 11.2 элемент И 12.2.При появлении нулевого кода на выходе 16.2 счетчика 8.2 дешифратор 7.2 вырабатывает сигнал высокого уровня. Сигнал с выхода дешифратора 7.2 через элемент НЕ 10. 1 устанавливает на выходе элемента И-НЕ 11.1 логическую 741 4единицу, которая открывает элемент И 12.1. Тактовые импульсы поступают на счетный вход счетчиков 8.1 и 8.2 синхронно,Аналогичным образом устройство работает и в том случае, когда сигнал на выходе дешифратора 7.2 появился раньше, чем сигнал на выходе дешифратора 7. 1. Синхронная работа счетчиков 8.1 и 8,2 приводит к синхронному появлению сигналов требований регенерации на выходах 1,1 и 1.2,При этом состояние выходов 17.1 и 17.2 счетчиков 8.1 и 8.2 может быть различно, т.е. на выходах 2.1 и 2.2 формируются различные адреса регенерируемых строк памяти.