Устройство для контроля блоков памяти

(19) 01) А С 11 С 29/О ЗО АН РЕТЕНИ АВТОРСКОМ Дмитриев 088.8)видетельство СССР 11 С 29/00, 1981. щетельство СССР 11 С 29/00, 1982. ДЛЯ КОНТРОЛЯ БЛОКО ится к областильной техникиано для конГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение откосавтоматики и вычислитеи может быть использов гроля блоков памяти. Целью изобретения является повьппение надежностиустройства за счет осуществления режима "Самоконтроль", в котором осуществляется проверка функционирования всего устройстваУстройство содержит блок управления, счетчики,триггеры, коммутатор, генератор импульсов, ключ, формирователь эталонных кодов, формирователь сигналовчетности, блок сравнения, элемент И,индикатор. Показания индикатора свидетельствуют об исправности работыконтролируемого блока памяти, а также самого устройства, 2 ил.5 10 15 О 25 30 35 40 45 50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для контроля блоков памяти.Цель изобретения - повышение надежности устройства для контроляблоков памяти,На Аиг.1 приведена структурнаяблок-схема устройства; на Аиг.2эпюры напряжений, поясняющие работуустройства,Устройство содержит блок 1 управления, первый выход которого соединен с установочными входами счетчика 2, первого триггера 3, второготриггера 4 и счетчика 5, второй выход блока управления соединен суправляющим входом коммутатора 6,генератор импульсов 7, выход которого соединен с управляющим входомключа 8 и входом счетчика 5, выходыкоторого соединены с адресными входами формирователя 9 эталонных кодов, контролируемого блока 10 и формирователя 11 сигналов четностивыход Аормирователя эталонных. коцовсоединен с первым входом блока 12сравнения и инйормационным входомконтролируемого блока 10, выход которого соединен с первым входом коммутатора 6, второй вход которого соединен с выходом Аормирователя 11сигналов четности, выход старшегоразряда счетчика 5 соединен со счетными входами триггеров 3 и 4, навход 2 триггера 3 подается сигналлогической "1", выход триггера 3 соединен с управляющим входом контролируемого блока 10, первым входомэлемента И 13 и входом П триггера4, инверсный выход которого соединенс вторым входом элемента И 13, выход, коммутатора 6 соединен с вторымвходом блока 12 сравнения, выход которого соединен с информационнымвходом ключа 8. Выход последнегосоединен с третьим входом элементаИ )3, выход которого соединен с информационным входом счетчика 2, вы.ход счетчика 2 соединен с входом индикатора 14,Предлагаемое устройство работаетв двух режимах - в режиме проверкиблоков памяти и режиме "Самоконтроль"7в котором осуществляется полная проверка функционирования устройства.В первом режиме с блока 1 управления на управляющий вход коммутатора 6 поступает сигнал "Лог,Г", по которому он подключается к выходуконтролируемого блока 10 памяти. 3тем с блока 1 управления поступаеткоманда начальной установки, по которой счетчик 5 адресов, счетчик 2и триггеры 3 и 4 устанавливаются внулевое состояние. СигналомЛог.0"с выхода триггера 3 контролируемыйблок 10 памяти переключается в режимзаписи информации, поступающей наего инАормационный вход с выходаФормирователя 9 эталонных кодов, который в соответствии с поступающимина его входы адресами с выхода счетчика 5 адресов формирует контрольный тест. Эти же адреса поступаютна адресные входы контролируемогоблока 10 памяти, Смена адресов осуществляется по импульсам, поступающим с генератора 7 импульсов на счетчик 5 адресов. За полный цикл записисчетчик 5 адресов проходит все адреса блока памяти, и по его окончаниизадним фронтом импульса старшего адреса счетчика 5 адресов (фиг.2 а)триггер 3 переключается в единичноесостояние фиг 2 б),Сигналом "Лог.1" с выхода триггера 3 контролируемый блок памяти переключается в режим воспроизведения. При этом воспроизведение информации из контролируемого блока памяти осуществляется по адресам, поступающим на его адресные входы со счетчика 5 адресов, За цикл воспроизведения, также как и за цикл записи, счетчик 5 адресов последовательно Аормирует адреса всех ячеек памяти. Воспроизодимая информация с выхода контролируемого блока 10 памяти через коммутатор 6 поступает на первый вход блока 12 сравнения, на второй вход которого поступает код с выхода Формирователя 9 эталонных кодов, При несовпадении кодов, поступающих на входы блока 12 сравнения, что свидетельствует о неисправности контролируемогс блока памяти, на его выходе формируется сигнал ошибки, который стробируется на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управляннций вход ключа 8, и на его выходе Формируются импульсы, по одному на каждую неисправную ячейку памяти, которые поступают через элемент И 13 на счетчик 2, подсчитываются им, а суммарное чис" ло ошибок по окончании цикла контро 122653310 50 55 ля отображается на индикаторе 14, Во время цикла воспроизведения на второй вход элемента И 13 поступает сигнал "Лог.1" с выхода триггера 3 (фиг, 2 б), а на третий - сигнал "Лог,1" с выхода триггера 4 (фиг.2 н), который по окончании цикла воспроизведения становится равным Лог.О и запрещает таким образом дальнейшее поступление импульсов ошибок на счетчик 2, что обеспечивает счет ошибок только за один цикл воспроизведения.По количеству ошибок, отображаемых на индикаторе 14, судят о качестве работы контролируемого блока. Нулевое показание индикатора 14 свидетельствует при исправном контролирующем устройстве) об исправности контролируемого блока памяти.Для проверки контролирующего устройства с блока 1 управления на коммутатор 6 поступает сигнал "Лог.1", по которому он подключается к выходу формирователя 11 сигналов четности, который осуществляет проверку четности суммы всех поступаюших на него адресных сигналов,При четной сумме этих сигналов на его выходе формируется сигнал "Лог.0", а при нечетной "Лог, 1", и на выходе формирователя 11 сигналов четности формируется контрольный тест, который однозначно определяется, поступающими на него сигналами, а неисправность любого из адресных сигналов, поступающего на контролируемый блок 10 памяти, приводит к изменению контрольного теста. Сигнал с выхода формирователя 11 сигналов четности через коммутатор 6 поступает на вход блока 12 сравнения, где он сравнивается с сигналом, поступающим с выхода формирователя 9 эталонных кодов, При правильном формировании адреса сигналов, поступающих на контролируемый блок памяти 10, сигнал на выходе блока 11 имеет строго определенное число несовпадений за цикл воспроизведения с сигналом формируемым формирователем 9 эталонных кодов 9, число которых подсчитывается счетчиком 2 и отображается индикатором 14. Это число может быть заранее определено (оно зависит только от принятого закона формирования эталонного теста), и при совпадении этого числа с отображаемым числом дается заключение об исправности устройства, Нулевые или отличные отр заданного числа показания индикатора 14 свидетельствуют о неисправности устройства,Таким образом н режиме "Самоконтроль , осуществляется проверка функционирования всего устройства, что позволяет значительно повысить достоверность контроля. Формула изобретения Устроистно для контроля блоковпамяти, содержащее блок упрявления,блок сравнения, формирователь эталонных кодов, выход которого соединенс первым входом блока сравнения и является информационным выходом устройства, первый триггер, о т л и ч а ю -щ е е с я тем, что, с целью повышения надежности устройства, н неговведены генератор импульсов, первыйсчетчик, формирователь сигналов четности, коммутатор, второй триггер,ключ, элемент И, второй счетчик ииндикатор, причем первый выход блока управления соединен с первыми, входами счетчиков и триггеров, второй выход блока управления соединен сперным входом коммутатора, выход генератора импульсов соединен с первым входом ключа и вторым входом первого. счетчика, выходы которого соединены с входами формирователя эталонных кодов и формирователя сигналов четности, и являются адреснымивыходами устройства, второй вход коммутатора является входом устройства,выход формирователя сигналов четности соединен с третьим входом коммутатора, выход старшего разряда первогосчетчика соединен с вторыми входамипервого и второго триггеров, выход 45 первого триггера является управляющимвыходом устройства и соединен с первым входом элемента И и третьимвходом второго триггера, выход второго триггера соединен с вторым входом элемента И, выход коммутаторасоединен с вторым входом блока сравнения, выход которого соединен с вторым входом ключа, выход которого соединен с третьим входом элемента И,выход которого соединен с вторымвходом второго счетчика, выход которого соединен с входом индикатора., Заказ 2140/5ВНИИ Тираж 543 ПИ Государственн о делам изобрете Москва, Ж, Ра Подписного комитета СССРий и.открытийушская наб., д. 4/5 113035 Проектная, 4 Производствен лиграфическое предприятие, г, Ужгород