Ячейка памяти

до че ад яч к вычиссти кможет оении темах. 1 и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(46) 23.05.86, Бюл. 9 19 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В,В.Жила, А.В.Каляев и О.Б.Макаревич(57) Изобретение относитсялительной технике, в частизапоминающим устройствам,быть использовано при пост многоканальных коммутирующих систем С целью расширения области применения ячейки памяти за счет осуществления реверса информации она дополнена четвертым элементом И, выход которого соединен с четвертым входом элемента сравнения, первый вход четвертого элемента И соединен с выхом третьего элемента И, второй вход твертого элемента И соединен с выР ходом триггера, а третий вход является пятым управляющим входом ячейки памяти. Одновременно ячейка памяти обладает средствами для передачиресной информации с выхода на вход ейки в процессе поиска канала свя многокаскадных коммутирующих сис 1233214Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении многоканальных коммутирующих систем. 5Цель изобретения - расширение области применения ячейки памяти засчет ос-,ществления в ней реверса информации,На чертеже приведена функциональная схема предлагаемой ячейки памяти.Устройство содержит элемент 1сравнения, элемент 2 задержки, элемент ИЛИ 3, триггер 4, элементы И 58, шины 9"13 управления. Элемент 1 15сравнения может быть выполнен на элементе сложения по модулю два, элементе ИЛИ и двух элементах И, Элемент7 предназначен для блокировки передачи инФормации с выхода элемента И б 20на выход ячейки, элемент И 8 - дляпередачи адресной информации с выходаячейки на ее вход, элемент ИПИ 3 -для формирования сигнала сброса триггера 4 и выработки сигнала неравенства в элементе 1 сравнения, а элемент И 5 - для выделения сигнала индивидуальной выборки канала связи.Ячейка работает следующим обра 30Для фиксаций входного сигнала навину 10 подается сигнал, который поступает на второй вход элементаи готовит его к работе. Поиск информации производится подачей на выходячейки адресной информации. Адресная информация представляет собойпоследовательность адресов, первыйиз которых предназначен для управллепия поиском и фиксацией кана,ла связи в рассматриваемой ячейке,40а ост"пьные адреса должны передаваться с выхода ячейки на ее вход,если канал связи проходит через эту, ячейку, или блокироваться, если канал связи через ячейку не проходит.Одновременно на вход ячейки падается адрес, соответствующий входу данной ячейки памяти, Первый ад-рес с выхода ячейки и адрес с еевыхода поразрядно поступают на третий и пятый входы элемента 1 сравнения. Одновременно с поступлениемна элемент 1 сравнения первых разрядов адресных кодов на первый входэлемечта 1 сравнения по шине 9 поступает запускающий импульс, Если первые разряды адресных кодов одинаковы, то единичный сигнал со второго выхода элемента 1 поступает на входустановки триггера 4 и переводит его в прямое состояние, Потенциал с прямого выхода триггера 4 поступает на четвертый вхоц элемента 1 сравнения и разрешает сравнение следующих разрядов адресных кодов, удерживая через элемент ИЛИ 3 в открытом состоянии соответствующие элементы И элемента 1. Каждый следующий сигнал равенства подтверждает прямое состояние триггера 4. Сигнал неравенства, выработанный элементомна любом шаге сравнения, сбрасываеттриггер 4 в инверсное состояние итем самым прекращает дальнейшее сравнение адресных кодов в элементе 1сравнения, После прохождения всехразрядов первого адреса из адреснойинформации с шины 10 снимается сигнал поиска и дальнейшее сравнениеадресов в элементе 1 сравнения прекращается,В результате, если на вход и выход ячейки памяти поступают адинаксвые адресные коды, то триггер 4устанавливается в единичное состояние, если же адресные коды разные,та триггер 4 находится в инверсномсостоянии, Прямое состояние триггера 4 соответствует зафиксированному каналу связи, Триггер 4, находящийся в прямом состоянии, готовит к работе элементы И б и 8. Одновременно со снятием сигнала с шины 1 О поступает сигнал на пину 13,При этом, если триггер 4 находится в прямом состоянии, то все следуощие адреса проходят через элемент И 8 на вход ячейки для идентификации каналов связи в следующих каскадах. Длительность сигнала на шине 13определяется количествам каскадов, через которые проходит канал с 1 зязи, и разрядностью каждого адреса, проходящего через элемент И 8, После прохождения всей адресной информации сигнал с пины 13 снимается.В режиме передачи информационнога сообщения. на элемент И 8 по шине 12 пос гупает сигнал, разрешающий передачу сообщения с входа на выход ячейки, Информационное сообщение при э том проходит через открытый потенциалам с прямого выхода триггера 4 на вход элемента И б,При разборке канала связи сигнал, поступающий па шине 11, готовитэлемент И 5 к работе, а сигнал, поступающий по шине 12, готовит элемент И 7 к работе. В результате этого любой сигнал, поступающий на Вход ячейки с одной стороны, проходит через элементы И 6 и 7 на выход ячейки для разборки каналов связи в других каскадах, а поступающий с другой стороны проходит через элементы И 6 и 5, элемент 2 задержки и элемент ИЛИ 3 на вход сброса триггера 4 и сбрасывает последний в инверсное состояние.Предлагаемая ячейка памяти обладает средствами для передачи адресной информации с выхода на вход ячейки в процессе поиска канала связи в многокаскадных коммутирующих системах. Кроме того, она обеспечивает прохождение сигнала индивидуальной разборки каналов связи через ячейку йз одного каскада в другой при индивидуальной разборке каналов связи. Формула изобретенияЯчейка памяти, содержащая элемент сравнения, первый и второй входы которого являются соответственно первым и вторым управляющими входами ячейкй памяти, третий вход элементасравнения является информационным входом ячейки памяти, элемент задержки, вход которого соединен с выходом первого элемента И, выход элемента задержки соединен с первым входом элемента ИЛИ, второй вход которого соединен с первым выходом элемента сравнения, триггер, входы которого соединены соответственно с выходом элемента ИЛИ и с вторым выходомэлемента сравнения, второй элементИ, первый вход которого соединен стретьим входом элемента сравнения,второй вход второго элемента И соеди 1 О,нен с выходом триггера и четвертымвходом элемента сравнения, выход второго элемента И соединен с первымвходом первого элемента И, второйвход которого является третьим уп 15 равляющим входом ячейки памяти, третий элемент И, выход которого является выходом ячейки памяти и соединен с пятым входом элемента сравнения, один из входов третьего элемента И соединен с выходом второго элемента И, а другой является четвертым управляющим входом ячейки памяти, о т л и ч а ю щ а я с я тем,что, с целью расширения области прн 25 менения ячейки памяти за счет осуществления в ней реверса информации,в ячейку памяти введен элемент И,выход которого соединен с четвертымвходом элемента сравнения, первьйвход четвертого элемента И соединенс выходом третьего элемента И, второй вход четвертого элемента И соединен с выходом триггера,. а третийвход является пятым управляющим вхо 35дом ячейки памяти,